- 博客(10)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 成功职业经理人应该具有的28个好习惯
1. 不说“不可能”三个字。 2. 凡事第一反应：找方法，而不是找借口。 3. 遇到挫折，对自己大声说：太棒了！ 4. 不说消极的话，不落入消极情绪，一旦出现立即正面处理。 5. 凡事先订立目标，并尽量制作“梦想版”。 6. 凡事预先作计划，尽量将目标视觉化。 7. 随时用零碎的时间(如等人、排队等)做零碎的小活。 8. 守时，恪守诚信，说到做到。
2007-05-24 13:26:00
1017
原创 发现自己在协调上犯了一个重大的错误
由于急着要推出产品,原计划8-10月的开发周期被压缩到不到5个月(包括部分需求分析在内)。而且人员压缩得厉害，需求和设计基本上都是我一个人做。其他人都直接进入代码编写阶段，写得时间很仓促。幸好在5-1以前做过一次Code Preview，纠正了一些问题。 最近仔细看一些成员的代码，有发现不少问题。很关键的一点是一些人偏离了设计方向，好像没有仔细阅读UML的设计文档。代码函数命名及参数上存在一些
2007-05-22 12:56:00
1141
转载 信号完整性问题及其解决方法
来源:电子产品世界 信号完整性(Signal Integrity)是指信号未受到损伤的一种状态,它表示信号质量和信号传输后仍保持正确的功能特性。良好的信号完整性是指在需要时信号仍能以正确的时序和电压电平值作出响应。随着高速器件的使用和高速数字系统设计越来越多,系统数据速率、时钟速率和电路密集度都在不断增加。在这种设计中,系统快斜率瞬变和工作频率很高,电缆、互连、印制板(PCB)和硅片将表现出
2007-05-17 15:57:00
3163
转载 基于信号完整性分析的高速数字PCB 的设计方法
本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。 随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PC
2007-05-17 15:40:00
1692
原创 爱情转移
歌曲：爱情转移歌手：陈奕迅 徘徊过多少橱窗住过多少旅馆才会觉得分离也并不冤枉感情是用来浏览还是用来珍藏好让日子天天都过得难忘熬过了多久患难湿了多长眼眶才能知道伤感是爱的遗产流浪几张双人床换过几次信仰才让戒指义无返顾的交换把一个人的温暖转移到另一个的胸膛让上次犯的错反省出梦想每个人都是这样享受过提心吊胆才拒绝做爱情待罪的羔羊会议是捉不到的月光握紧就变黑暗等虚假的背影消失于晴朗阳光在身
2007-05-14 13:15:00
1005
原创 台湾人写的《CPU/SOC及外围电路应用设计--基于FPGA/CPLD》
《CPU/SOC及外围电路应用设计--基于FPGA/CPLD》,林容益 编著,北京航空航天大学出版社，2004-07. 台湾人写的，不过语言有些晦涩，主要是由于修辞问题。但，作者的水平的确很高，自建了一个Risc CPU，并设计了流水线。另外对各种CPU的结构也有深入的阐述。值得仔细的看看。
2007-05-14 13:05:00
2938
4
原创 一本好书《基于FPGA的系统设计》
书名为:《基于FPGA的系统设计》Wayne Wolf著,闫敬文译，机械工业出版社，2006-05.这本书写的相当不错,从VLSI的角度去分析FPGA的设计.如静态互补门,门延迟的物理原因.以及后来的综合仿真,布局布线后对延迟的计算精度.对于从物理上理解FPGA非常有用。下一步准备把后面的练习题努力做一下。
2007-05-14 12:50:00
2158
原创 比较欣赏爵士队的风格
今天看勇士队的小牛队的比赛打的非常精彩，可以说把人的心都悬在嗓子眼了，千回百转，越看越有戏。有的网友甚至评价说，“如果错过了这场比赛，我会莫大后悔！“。说实话，在NBA中，比较喜欢爵士队的风格，虽然没有特别的高潮，但发挥很平稳，虽然和火箭队的比赛中总是站着火箭这边，替姚明加油，但爵士队的那种像一头勇往直前的牛一样给人特别踏实稳定的感觉，感觉这样的球队非常有实力，并且会一直这样走下去。
2007-05-10 18:39:00
1124
原创 我的座右铭
弃我去者昨日之日不可留，乱我心者今日之日多烦忧。长风万里送秋雁，对此可以酣高楼。蓬莱文章建安骨，中间小谢又清发。俱怀逸兴壮思飞，欲上青天揽明月。抽刀断水水更流，举杯销愁愁更愁。人生在世不称意，明朝散发弄扁舟。 高中的时候，我的座右铭为“思如平原走马，易纵难收；学如逆水行舟，不退则进”，来告诫自己学习要专一，要不断进取。 大学的时候，则改为好像是爱
2007-05-10 18:36:00
1367
原创 选择
五一节，好不容易有点空闲时间，全力投入到自定义的Fifo与avalon总线的接口调试工作中，上午用波形图仿真了一下，基本合乎设计的要求，下午又做了一个组件，用SOPC builder和Quartus重新生成了系统，整个编译过程大概花费了1个小时，真是巨慢。以前，都是抽晚上和周末的时间做，因为白天在兼职的公司工作已经累得半死了，有时候连看新闻的时间都没有，现在有了这么充裕的时候，真是惜之如金。
2007-05-10 18:28:00
1214
Intel LTE培训讲义
2011-11-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人