- 博客(10)
- 资源 (15)
- 问答 (1)
- 收藏
- 关注
转载 Open-Drain与Push-Pull(转)
Open-Drain与Push-PullGPIO的功能,简单说就是可以根据自己的需要去配置为输入或输出。(General Purpose Input Output,简称为GPIO或总线扩展器,利用工业标准I2C、SMBus?或SPI?接口简化了I/O口的扩展。当微控制器或芯片组没有足够的I/O端口,或当系统需要采用远端串行通信或控制时,GPIO产品能够提供额外的控制和监视功能。)但是在配置
2016-05-31 09:47:42 891
原创 smi接口介绍
SMI全称是串行管理接口(SerialManagement Interface)。是MII接口中的管理接口。SMI接口包括两根信号线:MDC和MDIO,通过它,MAC层芯片(或其它控制芯片)可以访问物理层芯片的寄存器,并通过这些寄存器来对物理层芯片进行控制和管理。SMI管理接口如下:MDC:管理接口的时钟,它是一个非周期信号,信号的最小周期(实际是正电平时间和负电平时间之和)为400ns,
2016-05-25 14:46:39 9622
原创 DAMQ(动态分配共享多队列)实现过程总结
DAMQ:动态分配共享多队列,此实现方法一般在ASIC设计中使用,但也可以在FPGA的设计中使用,主要应用于系统有多个通道传送数据需要存储,而在实际使用时有部分通道会无数据传输,如果对每个通道都分配存储空间,则当部分通道无数据需要存储时,造成系统存储空间的浪费,而使用DAMQ方式共享总的存储空间,则可以存储所有通道传输的数据,存储的空间采用共享的方式使用系统的总存储空间,在部分通道没有数据需要存储
2016-05-22 23:24:06 3289 2
转载 晶体(crystal)和晶振(oscillator)
晶体全称叫晶体谐振器(crystal resonator),是一种谐振器,具有压电特性,不能输出信号.晶振全称叫晶体振荡器(crystal oscillator),是一种振荡器,振荡电路由晶体、主振有源器件、主振电容等元器件组成,能够输出信号.
2016-05-17 17:38:19 1367
原创 BCM5396的使用问题
1 功能描述 cpu型号为MPC8548,利用cpu的1个以太网口 tsec 访问外围的4个板卡,故需要使用BCM5396交换芯片,把cpu输出的1路以太网交换给4个外围设备,与外围设备之间使用MDI接口,即RJ45座子连接,故需要phy芯片做接口转换,phy芯片使用BCM5464; 2 问题描述 现在主要问题是在CPU与BCM5396之间的连接,BCM5396
2016-05-17 17:04:21 12806 4
原创 AD6655的使用总结
AD6655是一款混合信号中频接收器,内置双通道、14位、80 MSPS/105 MSPS/125 MSPS/150 MSPS ADC和一个宽带数字下变频器(DDC)。1 硬件调试芯片引脚信号主要包括4部分:(1)时钟端口,包括ADC的输入时钟源,clk+和clk-,两个通道并行数据输出时的随路时钟信号,DCOA和DCOB;在输入时钟信号没有进行分频的情况下(0x0b寄存器可设置分
2016-05-09 13:01:04 1941
原创 使用Xilinx FPGA控制 固态硬盘
由于之前需要做个实时记录的设备,记录数据量需要几百个G,而且记录速度要求200M/B,故选用了容量大读写速率快的固态硬盘;设计使用的FPGA芯片为Xilinx V5平台,先是在开发板Virtex -5 LXT FPGA ML505进行开发。 设计的SATA接口硬盘控制器支持SATA 2.0标准,主要有应用层、传输层、链路层和物理层组成;读写数据采用DMA方式,读写速率主要受限于硬
2016-05-07 16:34:55 6365 2
原创 时序约束错误解决方法总结
对于ISE编译中出现的时序约束,在上板调试之前必须要消除,否则会有系统功能异常情况,而且功能异常的情况可能会每次编译都表现不一样。 有很多关于消除时序约束错误的方法,例如在UCF文件中对工程中使用的系统时钟信号频率进行约束,这是最基本的,我认为也是很必要的,但在UCF中做其他的时序约束我就觉得作用不大了,例如约束某个信号的from.....to....,控制延时,或者在UCF中约
2016-05-07 16:34:02 6390
原创 fpga 速度等级(speed grade)
xilinx fpga 速度等级(speed grade): 数值越大,芯片性能越好,能支持的代码处理速度越高,且能更好的处理复杂代码实现过程,不用太多的时序约束干预。反之,数值越小,芯片性能越差,能支持的代码处理速度越低,且对代码编写要求越高,要尽量少使用组合逻辑实现,有时还需很复杂的时序约束干预才能完全满足时序要求。alter fpga速度等级规律与Xilinx的正好相反。
2016-05-07 16:33:24 10945 1
转载 在quartus中调用DDR3 IP核编译报错
用Megawizard例化一个DDR3 SDRAM CONTROL UNIPHY模块 ,但是编译时,一直报错,Error (174068): Output buffer atom "ddr3_I_settingdr3_I|unimaster_ver_0002:unimaster_ver_inst|unimaster_ver_p0:p0|unimaster_ver_p0_controll
2016-05-07 16:24:35 4643 2
以太网交换芯片,能把一个端口输入的数据包,同时从其他多个端口发出吗
2016-05-25
TA创建的收藏夹 TA关注的收藏夹
TA关注的人