集成电路中的低功耗设计（一）

    低功耗设计在现在的IC系统中非常重要，正如Intel所称：功耗问题是决定摩尔定理能否适用的唯一因素。在CMOS电路中，功耗可以分为动态功耗和静态功耗。静态功耗是电路不工作时消耗的功耗；动态功耗是当电路活动时消耗的功耗。一般而言，在0.13um以上的设计中，动态功耗占主要部分；但在纳米尺度（90nm和65nm）的设计中，泄漏电流成为影响功耗的关键因素。

低功耗的设计贯穿了IC设计的整个流程。

在系统级，进行软、硬划分时，要考虑那种方案会得到更少的功耗；要选择功耗最小的算法。可以考虑采用并行运算、流水线等手段降低功耗；可以采用多电压设计方案来降低功耗；还可以来设置省电模式，以便在系统不工作时降低功耗。

在RTL设计级，可以考虑采用时钟门控、操作数隔离等技术来降低功耗。