- 博客(1)
- 资源 (1)
- 问答 (3)
- 收藏
- 关注
RSS订阅原创 关于quartus和modelsim联合仿真中预编译库文件，减少仿真时间的方法
关于quartus和modelsim联合仿真中预编译库文件，减少仿真时间的方法 2016年1月19日 9:55 一、首先存在的问题： 使用quartus调用modelsim进行功能仿真或时序仿真时，是先执行altera../simulation/modelsim/中的.do文件，.do文件不能具备“只读”属性，否则无法打开modelsim软件。也就是说，调用打开modelsim后，
2016-01-19 11:35:51
4764
2
verilog hdl数字系统设计及仿真—光盘资料，作者于斌
资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码，方便学习者使用quartus II和modelsim联调进行功能和时序仿真。
其中不仅包括常见功能电路的HDL模型代码，如锁存器与触发器、编码器与译码器、寄存器、计数器、分频器、乘法器、存储单元。
同时还有完整设计实例的代码，如异步FIFO、三角函数计算器、简易cpu模型的全部verilog代码。
2016-02-10
关于如何生成opencv_haartraining.exe的方法
2017-01-31
modelsim时序仿真，如何查看内部信号的信息？
2016-01-21
TA创建的收藏夹 TA关注的收藏夹
TA关注的人