[]DDR2 SDRAM初始化

最新推荐文章于 2024-02-15 12:12:19 发布
最新推荐文章于 2024-02-15 12:12:19 发布
阅读量3.4k 收藏 8
点赞数 1
分类专栏： linux应用开发技术 文章标签： arm DDR2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/MingLLu/article/details/52797583
版权

DDR2电路中常见的名词解释

DDR2的有几个比较麻烦的设置，但一般是有国际的规范要求，在做ARM初始化DDR2之前，先了解一些经常出现的名词吧。

  • DDR2的时钟输入是差分的时钟输入，即用到了CK，/CK
  • DDR2有专门的时钟使能输入引脚CKE
  • OCD 这个叫off-chip-driver 它的用途是实现DQS与DQ的边沿校准，因为数据输入可以在时钟的上升沿跟下降沿均可以实现数据传输，为了保证数据
  • DLL 这是delay 锁相环的意思，它的用途是将数据的选通信号DQS跟CK的时钟进行边界对齐，实现多信号的同步，非常重要

BA0~BA1

这2个bit的不同组合逻辑值，除了表征了不同的bank地址，还能用来表征在EMR和EMRS周期中访问的具体哪一个

BA0BA1代表的bank序列
00正常模式
01PALL模式
10MRS模式
11EMRS模式

我们在初始DDR2的阶段时，会经常去访问MRS跟EMRS寄存器，其中EMRS(2)和EMRS(3)是将来扩展用的，比如DDR3就用到了一些。

ODT

DDR2相比以前的DDR，它新增了了一个ODT管脚（on die termination 片内信号终止器），它可以使信号的反射和信噪比达到一个更好的平衡，提高信号的稳定性，该管脚颗粒使能DQ、DQS、RDQS、DM信号在颗粒内部终结，不需要像DDR那样用外部的电阻进行匹配，减少了不少PCB layout的麻烦

RDQS

读操纵时数据选通信号，该信号和DM管脚复用，EMRS（1）寄存器的A11=1使能RDQS的功能

DQ （Bi-directional data bus）

数据传送（输入，输出）信号，这是一种双向的数据总线，即，既可以读，也可以写（废话显然）

DQS （LDQS 、UDQS、 RDQS）

写数据选通信号，支持（4位，8位，16位写方式），可以用来选择使用差分信号还是单端信号，EMRS（1）寄存器的A10位用来设置它。如果选用单端信号，/DQS信号必须使用20~10K电阻下拉到VSS

  • EMRS(1) A10 = 1 使用单端信号 , /DQS信号必须使用20~10K电阻下拉到VSS。
  • EMRS(1) A10 = 0 使用差分信号，即使用DQS和/DQS。

其中，如果ddr2 sdram跟MPU连接时，采用数据总线是16位的，那么还有LDQS和UDQS的说法，同时他们也有差分的/LDQS和/UDQS

  • LDQS low DQ,即16位数据中的低8位，对应着DQ0~DQ7
  • UDQS up DQ,即16位数据中的高8位，对应着DQ15~DQ8
  • RDQS 这是用来读的，为了简化读的时序，便提供了RDQS这个功能，但它和DM引脚复用

也就是说，读的时候，你可以选择简化读时序，就用RDQS，而写的时候，分为4位，8位，16位的写模式（根据硬件电路来决定，支持使用DQS，LDQS、UDQS），也就是说DQS其实是write的时候的数据选通（差分不差分就看你设置的EMRS（1）中的A10位）

DLL

延时锁相环的意思，它在DDR2的内部使用一个单独的1.8v电源和地。

Vdd Vddq Vddl Vref

DDR2的正常工作，离不开稳定的供电源，就此解释下这几个的差异

  • Vdd DDR2的正常工作电压
  • Vddq DQ供给电压
  • Vddl 内部DLL模块的供给电压，自带1.8v
  • Vref 参考电压
HarveyRou
关注
  • 1
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
DDR2 SDRAM 操作时序规范 中文版
01-20
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
RDQS,TDQS的定义
08-13
Synchronous ODT mode is selected whenever the DLL is turned on and locked. Based on the power-down definition, these modes a
JMF667-DB-01-23-0_0331.pdf
07-10
智微主控JMF667固态硬盘 主控制器公版电路原理图（包含16片BGA颗粒）
FPGA _ XC6SLX100
08-11
FPGA _ XC6SLX100
一文简单看懂DDR芯片规格书
weixin_43605493的博客
02-23 7203
DDR全称：Double data rate，顾名思义为双倍数据速率。所谓的双倍数据速率传输，是由于时钟周期存在两个数据的传输，分别在上升沿和下降沿上，因此总线传输速率为输入时钟频率的两倍。 DDR3L和DDR3的区别在于工作电压，DDR3L工作电压1.35V，性能相对于DDR3较差一些，但更省电。DDR3的工作电压为1.5V，性能比DDR3L更优。 DDR管脚分为： 一、控制线 （1）ODT:片上终端使能，在fly by拓扑结构上需要接终端匹配电阻，在T型拓扑结构上不需要接终端匹配电阻。 （2）ZQ:
解决数码视讯Q5使用USB_Burning_Tool刷机时 提示 初始化DDR/读取初始化结果/USB错误
03-12
解决数码视讯Q5使用USB_Burning_Tool刷机时 提示 初始化DDR/读取初始化结果/USB错误
DDR3 DDR4的DLL 与LPDDR4中的OSC 对读写DQS与DQ之间的延迟的影响
qq_33473931的博客
11-08 448
（1）DDR中对于读操作，利用DLL实现读DQS与外部时钟的对齐。这样读的DQS与PHY上的时钟相位是对齐的，这样可以降低PHY的设计复杂度。（2）对于LPDDR4，为了节省功耗，所以不采用DLL。但这样读DQS是与PHY上的时钟是异步的，所以需要PHY这边用异步FIFO完成传输。（3）对于写操作，DDR内部DQS与DQ的传输延迟是比较小的，所以对于写DQS2DQ的延迟无需太多关注。但对于LPDDR4，为了减少功耗，所以对于写，DQ先采到，DQS后面采到；所以中间的延迟会比较大。
使用axi4_full进行ddr3读写实验和axi4_lite进行流水灯实验
qq_52112285的博客
10-20 677
DDR从诞生到现在已经经历了多代，分别是第一代SDR SDRAM（Single Data Rate SDRAM，同步型动态存储器），第二代的DDR SDRAM，第三代的DDR2 SDRAM，第四代的DDR3 SDRAM，现在已经发展到DDR5 SDRAM。Rank：一组可以被一个内存通道同时访问的芯片组合称作一个rank，一个rank中的每个芯片都共用内存通道提供的地址线、控制线和数据线，同时每个芯片都提供一组输出线，这些输出线组合起来就是内存条的输出线。Bank：是一个逻辑上的概念。
精通DDR3 PCB设计
childboy的博客
04-22 4374
DDR3的布局和布线非常严格，需要按照一定的设计要求来进行，下面总结一下该设计过程和相关的注意点： 1.确定拓扑结构 l数据线（DQ，LDM，UDM，LDQS，UDQS）：点对点，每一片单独与控制器连接，不存在拓扑结构选择问题。 l地址线和控制线（A0-14，BA0-2，CLK，CKE，RAS，CAS，CS，WE，RESET等）： 对于拓扑结构一定要看芯片是否支持读写平衡（Re...
晶晨64位S905S912烧写工具USB_BurningTool_v2.0.5.15-build9
12-04
amlogic晶晨固件烧写工具USB_BurningTool_v2.0.5.15-build9，适用于S905、S912系列64位arm CPU。
DDR2-SDRAM操作时序
09-07
对DDR2 SDRAM的访问是基于突发模式的; 读写时，选定一个起始地址，并按照事先编程...在进行常用的操作之前, 要先对DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义，命令的描述和芯片的操作。
S3C2416调试初始化ddr2文件
04-13
ADS下调试S3C2416初始化ddr2 SDRAM,有需要的可以下载
Virtex-5 器件中的高性能 DDR2 SDRAM 接口
09-01
Virtex-5 器件中的高性能 DDR2 SDRAM 接口,如果你现在在研究DDR2的IP实现方法，这会是一个不错的参考，包括完整的上电初始化过程描述，命令配置字的描述，DDR2状态机的描述
DDR2参考手册1
12-15
DDR2中文资料:基本功能 对DDR2 SDRAM的访问是基于突发模式的;...在进行常用的操作之前, 要先对DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义，命令的描述和芯片的操作。
DDR2规范中文版.pdf
08-12
对 DDR2 SDRAM的访问是基于突发模式的; 读写时，选定一个起始地址，并按照事先...在进行常用的操作之前, 要先对 DDR2 SDRAM 进行初始化. 下面的几小节介绍初始化的详细信息，寄存器的定义，命令的描述和芯片的操作。
SDRAM参考设计文档学习手册+cyclone4e FPGA读写SDRAM例程Verilog语言quartus18.0工程源码
03-11
SDRAM参考设计文档资料学习手册+cyclone4e FPGA读写...初始化.vsd 读写操作和刷新.vsd SDRAM控制器设计.pdf module sdram_top ( input i_50m_clk , input i_rst_n , input i_uart_rx , //串口接收 output o_uar
LPDDR4 JESD spec
08-08
minimum set of requirements for a JEDEC compliant 16 bit per channel SDRAM device with either one or two channels. LPDDR4 dual channel device density ranges from 4 Gb through 32 Gb and single channel ...
LED照明
最新发布
汽车以太网和SOA
02-15 3952
LED照明
SDRAM、DDR SDRAM、DDR2 sdram、DDR3 sdram详细介绍他们之间的区别
06-11
SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM都是动态随机存储器（DRAM）的不同版本。它们之间的主要区别在于以下几个方面： 1. 时钟速度：SDRAM的时钟速度较慢，DDR SDRAM比SDRAM的时钟速度快一倍，而DDR2 SDRAM比DDR SDRAM的时钟速度快两倍，DDR3 SDRAM比DDR2 SDRAM的时钟速度快两倍。 2. 数据传输速度：DDR SDRAM相比SDRAM提高了数据传输速度，DDR2 SDRAM比DDR SDRAM提高了两倍的数据传输速度，而DDR3 SDRAM比DDR2 SDRAM提高了两倍的数据传输速度。 3. 内存带宽：DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM相比SDRAM拥有更高的内存带宽。 4. 工作电压：DDR SDRAM的工作电压为2.5V，DDR2 SDRAM的工作电压为1.8V，而DDR3 SDRAM的工作电压为1.5V。 5. 数据流水线：DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM相比SDRAM拥有更长的数据流水线，可以更有效地处理数据。 综上所述，DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM相比SDRAM在性能、带宽、工作电压等方面都有了显著的提升，使得它们能够更好地满足现代计算机系统对内存的要求。同时，DDR2 SDRAM和DDR3 SDRAM还能够更好地节省能源和降低发热量。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值