去掉 vivado 自动添加的 bufg

原创 2016年06月01日 09:23:20

对于TOP层而言,可以添加约束,不过必须在hdl代码里面去添加:


    



对于在 wire 或者 reg上面,有时候系统也会添加 bufg,其实好多时候都不是特别需要。我们可以在下面的bufg的把 默认值 12改为 0.


这里的bufg代表,vivado工具分析整个工程后,然后为某些地方添加一些 bufg的总个数。默认的最大值为12. 我们把它改为 0, vivado就不会自作主张为我们工程添加 bufg.

HAPPY CHILDRENS DAY.

版权声明:本文为博主原创文章,未经博主允许不得转载。

BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用

目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时...
  • pcseye
  • pcseye
  • 2012年03月05日 16:59
  • 6728

verilog-ise中BUFG和IBUFG的使用

BUFG,IBUFG 的使用      目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在...
  • lv0817
  • lv0817
  • 2017年04月17日 18:31
  • 959

防止ISE优化信号

 综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。 话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候,...
  • qijitao
  • qijitao
  • 2016年06月24日 08:24
  • 840

[zz]Xilinx中ise原语的使用

1、IBUFGDS输入全局时钟及DCM分频使用: IBUFGDS #( .DIFF_TERM("FALSE"), // Differential Termination (Virtex-4/5...
  • blackcater
  • blackcater
  • 2017年02月23日 19:48
  • 541

Xilinx 7 Series FPGA时钟网络的区别(BUFG,BUFGR,BUFIO)以及ISE实现流程软件工作内容

当Xilinx 7Series FPGA中,存在3种主要的时钟网络:BUFG,BUFR,BUFIO以及他们所衍生出的各种变种。那么他们有什么主要特点和区别呢? BUFIO是IO时钟网络,顾名思义,它...
  • OunUa
  • OunUa
  • 2017年04月05日 15:51
  • 855

Xilinx全局时钟资源BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用

目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时...
  • avrmcu1
  • avrmcu1
  • 2014年03月14日 15:05
  • 1406

关于 vivado 的IO口约束

为什么要进行管脚约束。           刚做项目的时候,往往会忽略IO口的约束。每次稍微改动一些东西,就会发现 编译的结果不是自己想要的。 这样的现象一般来说,就是时序有问题。 一般 逻辑代码的...
  • angelbosj
  • angelbosj
  • 2016年10月25日 14:44
  • 3056

Vivado SDK生成库文件

好吧,耗费我一天的光阴,就为了用Vivado SDK生成静态链接库 而且以前也做过同样的工作,当时没有纪律,这会忘了,被坑死 以后有东西都记下来吧 首先建立.a文件 一步步来 1、先建立ma...
  • kakaxi314
  • kakaxi314
  • 2014年10月08日 19:17
  • 1599

Vivado开发过程中生成的主要文件

在Xilinx ISE中不同的操作都有不同的文件类型对应,例如综合、布局、布线、生成比特流等都会产生特定格式的文件,在vivado中也是一样,只不过在vivado中,文件的格式相比于ISE中更加同一。...
  • wordwarwordwar
  • wordwarwordwar
  • 2016年10月28日 23:54
  • 2194

vivado与modelsim的联合仿真(一)

vivado软件中也自带仿真工具,但用了几天之后感觉仿真速度有点慢,至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件,固然选它作为设计功能的验证。为了将vivado和mod...
  • wordwarwordwar
  • wordwarwordwar
  • 2016年12月01日 23:56
  • 5042
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:去掉 vivado 自动添加的 bufg
举报原因:
原因补充:

(最多只允许输入30个字)