- 博客(45)
- 资源 (31)
- 收藏
- 关注
RSS订阅
1原创 Linux之命令的意思
[vbird@www ~]$ command [-options] parameter1 parameter2 ...挃令 选项 参数(1) 参数(2)说明：0. 一行挃令中第一个输入的部分绛对是『挃令(command)』戒『可执行文件案』1. command 为挃令的名称，例如变换路徂的挃令为 cd 等等；2. 中刮号[]幵丌存在亍实际的挃令中，而加入选项讴定时，通
2014-08-31 00:27:49
652
转载 Python之入门教程
http://blog.csdn.net/hitlion2008/article/details/9285785写得真不错！！！
2014-08-30 13:45:25
630
原创 Linux之SD卡文件名和开机流程
Linux 中的装置文件名为何？ 答：由二是使用侦测到的顺序来决定装置文件名，幵非不实际插槽代号有关，因此装置癿文件名如下： 1. SATA1 插槽上癿檔名：/dev/sda2. SATA5 插槽上癿檔名：/dev/sdb3. USB 磁盘(开机完成后扄被系统捉到)：/dev/sdc
2014-08-28 01:50:10
1116
原创 Linux之参考资料
要使用 Linux 做为我们癿主机系统呢？这是因为 Linux 有底下这些优点： 稳定癿系统：Linux 本来就是基二 Unix 概忛而发展出来癿操作系统，因此，Linux 具有不 Unix 系统相似癿癿秳序接口跟操作斱式， 当然也继承了 Unix 稳定幵丏有敁率癿特点。常吩到安装 Linux 癿主机连续运做一年以上而丌曾当机、 丌必兲机是秲松平常癿亊； 克贶戒少讫贶用
2014-08-27 23:07:33
703
原创 Linux之你容易忽略的计算机组成知识
整个主板上面最重要癿就是芯片组了！而芯片组通常又分为两个网桥来控制各组件癿沟通， 分别是：(1)北桥：负责链接速度较快癿 CPU、主存储器不显示适配器等组件；(2)南桥：负责连接速度较慢癿周边接口， 包括硬盘、USB、网绚卡等等。
2014-08-27 07:32:40
535
原创 FPGA开发之问题二
11、问 ：ISE 中的 PAD TO PAD CONSTRAINT 是否是包括输入输出的 pad 时延之和再加上输入输出之间的组合逻辑的时延？还是只是输入输出之间的组合逻辑的时延？答 ：Xilinx PAD-to-PAD contraint 的确涉及到输入输出 PAD 时延 . 这从布局后时序报告中可以看出。12、问 ：写了一个 vhdl 的小程序 , 可是在 processes o
2014-08-26 19:08:02
2047
原创 FPGA开发之问题一
1、问 ：请教控制 XST 插入 buffer 的方法答 ：1、用 buffer_type 约束。具体使用方法在 XST User Guide2、手动插入 BUFG，然后设置允许使用 BUFG 的数量，那么手动插入的将拥有高优先级而先占用了BUFG。2、问 ：ISE 软件中给出的综合报告与静态时序分析报告中都含有工作频率，请问哪一个是 FPGA 能够实际工作的频率？答 ：经
2014-08-26 18:54:50
1400
原创 FPGA开发之高手之路
从技术层面来讲，可编程逻辑领域是目前和未来半导体行业最活跃的领域之一，不再是单一地用于 IC 设计的原型验证，更多地用于提供集成的系统级解决方案。现代的 FPGA 不再仅仅是可编程逻辑，而是介于 ASIC和 FPGA 之间的混合芯片，包含微处理器、收发器以及许多其它单元。所以对 FPGA 设计人员的要求也越来越高，已超出单一的逻辑设计范畴。因此，对于 FPGA 初学者来讲，需要明确个人的进
2014-08-26 18:32:10
795
原创 FPGA开发之资源汇总
一、官网大全1、赛灵思官方网站http://china.xilinx.com/2、赛灵思大学计划官方网站 http://china.xilinx.com/univ/3、赛灵思开放源码硬件社群 http://www.openhw.org4、赛灵思网上技术支持中心 http://china.xilinx.com/support/mysupport.htm5、赛灵思开发工具下载中心
2014-08-26 18:20:06
890
原创 FPGA开发之调用FFT IP核
(1) 流水线，Streaming I/O 结构 ：允许连续的数据处理 ；(2) 基 4，Burst I/O 结构：提供数据导入／导出阶段和处理阶段。此结构拥有较小的结构，但转换时间较长；(3) 基 2，Burst I/O 结构：使用最少的逻辑资源，同 Radix-4 相同，提供两阶段的过程。
2014-08-26 17:50:32
17424
原创 FPGA开发之IP核
从IP 核的提供方式上，通常将其分为软核、硬核和固核这3 类。从完成IP 核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用使用性最高。 软核 (Soft IP Core) 软核在 EDA 设计领域指的是综合之前的寄存器传输级 (RTL) 模型 ；具体在 FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过
2014-08-26 13:59:12
3958
原创 FPGA开发之配置模式
FPGA是软硬件都会用到的东西，FPGA开发的时候会有不同的模式，不同需求下就是不同的模式。所以对于模式更了解的话，开发的时候也是很有帮助的。
2014-08-26 13:50:23
5003
原创 生活之高效能人的七个习惯
习惯一：别指望谁能推着你走 如果你不向前走，谁又会推你走呢？因此，积极主动的态度，是实现个人愿景的原则。 我们常说：“我不会……，因为遗传……”、“我迟到，因为……”、“我的计划没完成，因为……”我们总是在找借口或是抱怨，在不满中消耗自己的生命。而人类与动物的区别正是人能主动积极地创造、实现梦想，来提升我们的生命品质。所以，有效能的人士为自己的行为及一生所做的选择负责，自主选择应对外界环境
2014-08-24 20:00:07
948
原创 数字电路设计之verilog的define和parameter
1语法定义parameter xx = yy；`define xx yy ( 注： 句尾无分号)2作用范围parameter 作用于声明的那个文件；`define 从编译器读到这条指令开始到编译结束都有效，或者遇到`undef命令使之失效3功能状态机的定义可以用parameter 定义，但是不推荐使用`define 宏定义的方式，因为'define 宏定义在编译时自动
2014-08-10 18:32:17
1790
原创 数字电路设计之仿真时碰到的小问题
#10 i_datain #10 i_datain #80 i_datain <= {`SUB0, `gr3, `gr1, `gr0};
2014-08-10 16:05:17
1420
原创 FPGA开发之planahead
Planahead 允许高层设计者为不同的模块划分相应 FPGA 芯片区域，并允许底层设计者在所给定的区域内独立地进行设计、实现和优化，等各个模块都正确后，再进行设计整合。如果在设计整合中出现错误，单独修改即可，不会影响到其它模块。Planahead 将结构化设计方法、团队化合作设计方法以及重用继承设计方法三者完美地结合在一起，有效地提高了设计效率，缩短了设计周期。
2014-08-08 17:44:00
948
原创 数字电路设计之ARM的thumb指令中的POP和PUSH指令
我们先来了解一下什么是PUSH和POP指令。低寄存器和可选的LR进栈以及低寄存器和可选的PC出栈。指令格式：PUSH {reglist}POP {reglist}PUSH {reglist，LR}POP {reglist，PC}其中：l reglist：低寄存器的全部或其子集。括号是指令格式的一部分，它们不代表指令列表可选。列表中至少有1个寄存器。Thum
2014-08-04 11:10:32
5129
转载 IAR使用之破解
对于学习AVR单片机的人来说，IAR是必不可少的开发软件。IAR以编译效率高著称，相比AVR STUDIO 6.0，它有小巧的体型，这点对于电脑配置不是很高的童鞋来说是很有利的，用过之后就有感受了。废话少说，下面介绍破解过程。 找到CD-EWAVR-5511文件夹下的autorun.exe,运行，选择第二项，遇到要输License的地方，先停下，看下面的操作： 进入
2014-08-03 16:33:00
4712
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人