FPGA/CPLD设计的一般步骤

最新推荐文章于 2022-11-05 16:56:30 发布
最新推荐文章于 2022-11-05 16:56:30 发布
阅读量1.8k 收藏 1
点赞数
分类专栏： VHDL 文章标签： 网络 工具 语言 数据库 编程 测试
1、设计规范到VHDL描述
根据最终设计所期望的描述，构造一个合理的设计，自然语言编写。
形成规范后，通过数学公式或逻辑公式进行抽象的描述。
再用硬件描述语言将其转化为RTL级的描述

2、RTL级仿真
验证RTL级的VHDL描述是否正确。使用表达设计环境的激励信号驱动设计，验证结果符合设计的行为模型。
编译VHDL代码，检验其语法，运行仿真器，读入VHDL代码和激励信号文件（测试平台文件TestBench），最后执行仿真，然后查看仿真结果，对VHDL代码进行需要的修改.

3、VHDL综合
生成一个执行所要求的功能并符合设计人员给定的速度和功能等方面约束的设计对象。VHDL综合工具将VHDL描述转换为一个网络表。然后就可以进行基于门级网络表的仿真，进行时序分析

4、功能门级仿真
运行一个快速的检测，对综合工具产生的结果进行检查，确保网络表的正确。使用综合工具软件产生的网络表和一个综合数据库文件读到VHDL仿真器，并使用RTL验证矢量（激励信号）进行仿真

5、布局布线
用于将设计网络表映射到目标文件中。布局布线工具将每个来自网络表的图元放置到目标元件的相应位置，然后对图元之间的信号进行走线，按照网络表的连接在元件内部走线。生成的数据文件可以直接下载到指定芯片上的位置。
布局工具的输入有网络表、可能的时序约束、元件布局约束和元件的信息。
时序约束：说明哪个信号具有重要的时序，并且将这些具有重要时序要求的网络以最有效的时序方式进行布线（通常要求图元相互靠近，使信号线更短）。
还输出另外一个用于描述实际时序的文件。

6、布局后时序仿真
一般进行布局后的门级仿真。这个仿真将用于布局布线的网络表和来自布局布线的时序文件组合在一起，输入到仿真器，以检验设计功能和时序两个方面。

7、对元件进行编程
把数据文件写入CPLD/FPGA中，是最后的步骤

carloshemu
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
电源技术中的满足DC/DC转换器以供FPGA电源设计需求
11-06
需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现，而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势，但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。 　　利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成：设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成，不是通过利用电脑辅助设计工具创建图形化原理图，就是通过利用Verilog或VHDL等硬件描述语言来描述电
lattice CPLD实例
08-24
关天lattice isplever 的实例
MAX V CPLD开发套件应用全攻略
03-17
MAX V CPLD开发套件应用全攻略
CPLD代码和原理图
11-22
CPLD代码和原理图
CPLD实用设计50例
10-24
CPLD相关设计50例，原理讲解，代码分析
EDA-基于FPGA/CPLD的数字系统设计流程包括哪些步骤？
MoOtA
06-05 5889
.
[EDA]FPGA/CPLD 设计流程步骤及步骤概念
m0_51955470的博客
12-22 6726
EDA（以 FPGA/CPLD 设计为例）流程步骤 1.设计输入 2.全程编译 3.门级时序仿真 4.编程下载 5.硬件测试 设计输入 原画图/HDL文本编辑或其他输入方式把电路系统输入到EDA平台中。 编程下载 EDA下载器把适配（结构综合）后生成的编程或配置文件，通过编程器或编程电缆向FPGA或CPLD下载。 仿真验证 对设计结果进行验证，通过预设、编辑特定的输入信号，对照仿真输出的结果，验证系统设计的正确性。 综合编译 EDA综合器把设计输入描述的电路系统从高层级转换为低层级的电路网表，直至物理实
cpld verilog语言学习
weixin_40629545的博客
05-22 2699
前段时间自学了Verilog语言，故记录 CPLD语法学习语录 <1>assign用法 assign表示赋值操作，连续性，没有顺序性可言 a,b,c,d分别代表引脚高低电平 module block(a,b,c,d) input a,b; a,b为输入 output c,d; c,d为输出 assign c= a | b; 连续赋值操作 assign d= a &am...
AGM国产CPLD编程方式概述与Supra软件概述
ke_huan_tian_yi的博客
11-05 3752
在目前的大环境下，不管是CPLD还是FPGA都是国外企业占据这主导地位，但是使用国外产品存在极大的风险。国产的小型化CPLD有什么特点呢
Ubuntu 10.04下搭建FPGA/CPLD开发环境：Quartus II 9.1
yuyin86的专栏
10-13 2234
一、简介 　　Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 　　Quartus II可以在XP、Linux以及Unix上使用，除了可以使用T
CPLD电路原理图CPLD电路原理图
08-06
传错了传错了传错了传错了传错了传错了传错了
EDA/PLD中的满足FPGA电源设计需求的DC/DC转换器
12-13
需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现，而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势，但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。 利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成：设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成，不是通过利用电脑辅助设计工具创建图形化原理图，就是通过利用Verilog或VHDL等硬件描述语言来描述电路
CPLD的PSK系统设计
08-13
本文论述了如何用CPLD实现PSK数字调制系统的方法，其实现步骤包括：1.研究PSK调制系统的原理及设计方法；2.根据各个系统的总体功能与硬件特点，设计总体框图；3.根据VHDL语言特点，对系统进行VHDL建模；4.根据VHDL模型，进行具体VHDL语言程序设计；5.对设计的程序进行波形仿真与硬件调试。
ALtera CPLD教程
04-28
CPLD使用调试开发教程，上手容易，一看就会。不懂留言。
FPGA千兆以太网程序案列
01-13
FPGA千兆以太网程序案列
CPLD开发语言（入门教程）
05-11
开发CPLD的入门教程，是个好东东。 我用这个学习的。
Altera FPGA CPLD设计基础篇part08(pdf, 清晰）
12-01
Altera FPGA\CPLD设计（基础篇）——Altera FPGA\CPLD推荐教材。。。 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6 小结 1.7 问题与思考 第2章 Altera FPGA/CPLD的结构 2.1 Altera高密度FPGA 2.1.1 主流高端FPGA——Stratix 2.1.2 内嵌高速串行收发器的FPGA Stratix GX 2.1.3 新一代90nm高端FPGA StratiX II 2.2 Altera低成本FPGA. 2.2.1 主流低成本FPGA Cyclone 2.2.2 新一代低成本FPGA Cyclone II 2.3 Altera的CPLD器件 2.3.1 主流的CPLD MAX 3000A 2.3.2 CPLD的革 MAX II 2.4 小结 2.5 问题与思考 第3章 Altera Quartus II开发流程 3.1 Quartus II软件综述 3.1.1 Quartus II软件的特点及支持的器件 3.1.2 Quartus II软件的工具及功能简介 3.1.3 Quartus II软件的用户界面 3.2 设计输入 3.2.1 设计输入方式 3.2.2 设计规划 3.2.3 设计输入文件实例 3.2.4 设计约束 3.3 综合 3.3.1 使用Quartus II软件集成综合 3.3.2 控制综合 3.3.3 综合实例 3.3.4 第三方综合工具 3.4 布局布线 3.4.1 设置布局布线参数 3.4.2 布局布线实例 3.4.3 增量布局布线 3.4.4 反标保留分配 3.5 仿真 3.5.1 指定仿真器设置 3.5.2 建立矢量源文件 3.5.3 仿真实例 3.5.4 第三方仿真工具 3.6 编程与配置 3.6.1 建立编程文件 3.6.2 器件编程和配置 3.7 小结 3.8 问题与思考 第4章 Altera的IP工具 4.1 IP的概念、Altera的IP 4.1.1 IP的概念 4.1.2 Altera可提供的IP 4.1.3 Altera IP在设计中的作用 4.2 使用Altera的基本宏功能 4.2.1 定制基本宏功能 4.2.2 实现基本宏功能 4.2.3 设计实例 4.3 使用Altera的IP核 4.3.1 定制IP核 4.3.2 实现IP核 4.3.3 设计实例 4.4 小结 4.5 问题与思考 第5章 Quartus II的常用辅助设计工具 5.1 I/O分配验证 5.1.1 I/O分配验证功能简介 5.1.2 I/O分配验证流程 5.1.3 用于I/O分配验证的输入 5.1.4 运行I/O分配验证 5.2 功率分析 5.2.1 Excel.based功率计算器 5.2.2 Simulation-based功率估算 5.3 RTL阅读器 5.3.1 RTL阅读器简介 5.3.2 RTL阅读器用户界面 5.3.3 原理图的分页和模块层次的切换 5.3.4 过滤原理图 5.3.5 将原理图中的节点定位到源设计文件 5.3.6 在原理图中查找节点或网线 5.3.7 使用RTL阅读器分析设计中的问题 5.4 SignalProbe及SignalTap II逻辑分析器 5.4.1 SignalProbe 5.4.2 SignalTap II逻辑分析器 5.5 时序收敛平面布局规划器(Timing Closure Floorplan) 5.5.1 使用Timing Closure Floorplan分析设计 5.5.2 使用Timing Closure Floorplan优化设计 5.6 Chip Editor底层编辑器 5.6.1 Chip Editor功能简介 5.6.2 使用Chip Editor的设计流程 5.6.3 Chip Editor视图 5.6.4 资源特性编辑器 5.6.5 Chip Editor的一般应用 5.7 工程更改管理(ECO) 5.7.1 ECO简介 5.7.2 ECO的应用范围 5.7.3 ECO的操作流程 5.7.4 使用Change Manager查看和管理更改 5.7.5 ECO验证 5.8 小结 5.9 问题与思考 第6章 编程与配置 6.1 配置Altera FPGA 6.1.1 配置方式 6.1.2 主动串行(AS) 6.1.3 被动串行(PS) 6.1.4 快速被动并行(FPP) 6.1.5 被动并行异步(PPA) 6.1.6 JTAG配置方式 6.1.7 ByteBlaster II下载电缆 6.1.8 配置芯片 6.2 配置文件和软件支持 6.2.1 软件支持 6.2.2 配置文件 6.3 单板设计及调试注意事项 6.3.1 配置的可靠性 6.3.2 单板设计要点 6.3.3 调试建议 6.4 小结 6.5 问题与思考 第7章 MAX+PLUS II过渡到Quartus II 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译选项 7.4 编译 7.4.1 运行编译器 7.4.2 查看工程结构 7.4.3 编译报告 7.5 时序分析 7.5.1 时序设置 7.5.2 运行时序分析器 7.5.3 时序分析指定路径 7.5.4 时序约束布局器 第9章 刀路的模拟、校验和后置处理 9.1 模拟刀路 9.2 校验刀路 9.3 后置处理 9.4 加工文档 9.5 总结 附录A A.1 Cimatron快捷键 A.2 Cimatron主菜单参数设置 A.3 FILE-SETUP设置 A.4 NC常见旗标含义 A.5 Cimatron数据转换 A.6 数控加工工艺卡
Altera+FPGA+CPLD设计教程
10-30
本资源包含了QuartusII的详细的中文教程以及使用Altera公司的FPGA/CPLD进行设计的初级、高级教程，和一个打包的详细的例程及其说明
简述 FPGA / CPLD 设计流程
最新发布
06-12
FPGA（现场可编程逻辑门阵列）和 CPLD（可编程逻辑门阵列）是数字电路设计中常用的可编程逻辑器件。它们的设计流程大致包括以下几个步骤： 1. 需求分析：根据项目需求，确定逻辑电路的功能和性能指标，例如时序、功耗、资源占用等。 2. 硬件描述语言编写：使用硬件描述语言（如 Verilog 或 VHDL）编写逻辑电路的描述代码。 3. 仿真验证：使用仿真工具对逻辑电路进行功能仿真和时序仿真，确认电路的正确性和性能指标。 4. 综合：将硬件描述语言转换为逻辑综合工具可以理解的中间表示形式，生成逻辑电路的门级网表。 5. 布局布线：将门级网表映射到 FPGA 或 CPLD 的芯片资源上，进行物理设计和布线，生成位流文件。 6. 下载验证：使用下载工具将位流文件下载到 FPGA 或 CPLD 芯片上，进行硬件验证。 7. 调试优化：根据验证结果进行调试和优化，如修改设计代码、调整时序约束等。 以上是 FPGA / CPLD 设计流程的基本步骤，其中每个步骤都需要使用相应的工具和技术进行支持和实现。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值