锁相环 PLL

原创 2011年01月08日 18:00:00

锁相环(phase-locked loop):是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收
到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的(或者说,相干的)。锁相环主要由相位比较器(PC)、压控振荡器(VCO)、低通滤波器三部分组成 。   

     PLL 锁相环的作用是将系统提供的实时时钟基频进行倍频,来提升单片机的运算速度,那么XS128  芯片的PLL锁相环怎么设置了?可以通过REFDV和SYNR来设置,锁相环的时钟PLLCLK=2*OSCLK*(SYNR+1)/(REFDV+1),总线时钟=OSCLK*(SYNR+1)/(REFDV+1),即为锁相环的时钟的一半。

     以下是一段锁相环的 初始化程序

//初始化锁相环,系统总线时钟为40Mhz,外部晶振时钟为16Mhz

 void int_PLL(void)

 {

 

   SYNR=4;//SYNR,REFDV只有在CLKSEL_PLLSEL=0的情况下才能写入,不过这是系统默认状态。

   REFDV=1;//PLLCK=2*16*(4+1)/(1+1)=80Mhz,总线时钟为40Mhz

while(!(CRGFLG_LOCK));//时钟校正同步

CLKSEL=0x80;//使能PLL


  }

单片机超频之PLL锁相环设置

什么是锁相环呢?     MCU的支撑电路一般需要外部时钟来给MCU提供时钟信号,而外部时钟的频率可能偏低,为了使系统更加快速稳定运行,需要提升系统所需要的时钟频率。这就得用到锁相环了。例如MCU用...

[PLL][PM]锁相环模拟相位解调

%锁相环测试 %模拟相位解调 clear close all clc fs=1000; %采样率 tend=100; t=0:1/fs:tend; t(end)=[]; fc=1; %载波频偏 ...

[转帖] DLL与PLL同为锁相环的区别

PLL与DLL区分

PLL(锁相环)电路原理

最近在看系统时钟,网上找了几篇关于锁相环资料,拼了一篇文档,觉得自己看明白了,分享出来 (一) PLL(锁相环)电路原理      在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率...

S3C6410X PLL 锁相环及配置

锁相环电路(Phase-Locked Loop,缩写 PLL)  , PLL是一个闭环的反馈控制系统,它可以使 PLL 的输出可以与一个参考信号保持固定的相位关系。PLL在电路的作用之一是起到倍频...
  • konga
  • konga
  • 2013年02月16日 12:15
  • 1276

MC9S12Xs128_锁相环PLL简介

  • 2014年11月19日 19:33
  • 193KB
  • 下载

锁相环PLL(一)Xilinx PLL IP核使用方法

新建IP核文件          如图所示,在“Design à Implementation”下的任意空白处单击鼠标右键,弹出菜单中选择“New Source …”。          在...

PLL锁相环电子教案

  • 2008年11月12日 12:45
  • 230KB
  • 下载

锁相环PLL原理与应用

  • 2012年12月19日 11:29
  • 390KB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章: 锁相环 PLL
举报原因:
原因补充:

(最多只允许输入30个字)