关闭

锁相环 PLL

696人阅读 评论(0) 收藏 举报
分类:

锁相环(phase-locked loop):是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收
到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的(或者说,相干的)。锁相环主要由相位比较器(PC)、压控振荡器(VCO)、低通滤波器三部分组成 。   

     PLL 锁相环的作用是将系统提供的实时时钟基频进行倍频,来提升单片机的运算速度,那么XS128  芯片的PLL锁相环怎么设置了?可以通过REFDV和SYNR来设置,锁相环的时钟PLLCLK=2*OSCLK*(SYNR+1)/(REFDV+1),总线时钟=OSCLK*(SYNR+1)/(REFDV+1),即为锁相环的时钟的一半。

     以下是一段锁相环的 初始化程序

//初始化锁相环,系统总线时钟为40Mhz,外部晶振时钟为16Mhz

 void int_PLL(void)

 {

 

   SYNR=4;//SYNR,REFDV只有在CLKSEL_PLLSEL=0的情况下才能写入,不过这是系统默认状态。

   REFDV=1;//PLLCK=2*16*(4+1)/(1+1)=80Mhz,总线时钟为40Mhz

while(!(CRGFLG_LOCK));//时钟校正同步

CLKSEL=0x80;//使能PLL


  }

0
0

查看评论
* 以上用户言论只代表其个人观点,不代表CSDN网站的观点或立场
    个人资料
    • 访问:22466次
    • 积分:340
    • 等级:
    • 排名:千里之外
    • 原创:11篇
    • 转载:10篇
    • 译文:0篇
    • 评论:1条
    文章分类
    最新评论
  • PIT

    bing_yl: 貌似按这个方法 我还是调试不出 (只PIT0工作) 是不是需要设置优先级 望指点。。