微电子领域常用术语缩写英汉对照
不论是在中文文献中还是英文文献中,拥有一定专业素养的作者往往倾向于使用大量的英文缩写。因此,了解常用的英文缩写对于阅读文献具有很大的帮助。以下整理了一些常见的专业术语的缩写,希望能有所帮助。( •̀ ω •́ )y
ps : 知识需要不断积累,因此本列表会根据学习进度不断更新,大家可以常来看看顺便检测下自己的专业水平吼!(๑•̀ㅂ•́)و✧
英文缩写 | 英文全称 | 汉语释义 |
---|---|---|
ADC | Analog to Digital Convert | 一般用作模拟信号到数字信号的转换电路 |
ALD | Atomic Layer Deposition | 原子层沉积 |
ARM | Acorn RISC Machine | 英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器;后来处理器部门从Acorn公司剥离后,成立了ARM公司 |
ASIC | Application Special Integrated Circuit | [PLD相关]专用集成电路 |
ASSP | Application-specific standard product | 一种有着广泛应用的ASIC芯片 |
ATPG | Auto Test Pattern Generator | 是一个测试向量自动生成工具,生成的测试向量会给测试厂作测试芯片用 |
BE | Back End | 后端,指IC设计中的后道布局布线(Layout)阶段 |
BIST | Build in System Test | 内建测试系统 |
BRAM | Block Random Access Memory | [FPGA相关]块随机存储器,存储空间较大,是FPGA中定制的存储资源 |
CAD | Computer Aided Design | 计算机辅助设计 |
CCB | Clock Control Block | [FPGA相关]时钟控制模块 |
CLB | Configurable Logic Block | [FPGA相关]可配置逻辑块,FPGA的主要逻辑资源 |
CMOS | Complementary metal oxide semiconductor | 互补金属氧化物半导体 |
CPLD | Complex Programmable Logic Device | [PLD相关]复杂可编程器件 |
DAC | Digital to Analog Convert | 一般用作数字信号到模拟信号的转换电路 |
DCP | Design Check Point | [FPGA相关]Vivado设计检查点 |
DFT | Design for Test | 为了增强芯片可测性而采用的一种设计方法,使芯片变得容易测试 |
DRAM | Dynamic Random Access Memory | 动态随机存取存储器,最为常见的系统内存 |
DRC | Design Rule Check | 是在IC design经过Layout后检查其版图是否符合设计规则,如宽度、间距、面积等。 |
DSP | Digital Signal Processing | 数字信号处理 |
EDA | Electronic Design Automation | 电子设计自动化,现在IC设计中用EDA软件工具实现布局布线 |
EEPROM | Electrically Erasable Programmable Read Only Memory | [PLD相关]电可擦除只读存储器 |
EPROM | Erasable Programmable Read Only Memory | [PLD相关]紫外线可擦除只读存储器 |
ERC | Electronic Rule Check | 是在IC design经过Layout后检查其版图是否符合电气规则 |
FB | Function Block | [CPLD相关]功能块 |
FBGA | Fine-Pitch Ball Grid Array | 细间距球栅阵列,一种芯片封装方式(真不是FPGA的笔误-_-!) |
FE | Front End | 前端,指IC设计中的前道逻辑设计阶段 |
FLASH | Flash EEPROM Memory | [PLD相关]闪存,同时具有RAM快速读取数据的特点与EEPROM的可擦除及非易失性。 |
Foundry | 指芯片制造加工厂的代工业务,负责将设计完成的芯片生产出来 | |
FPGA | Field Programmable Gate Array | 现场可编程门阵列 |
FSM | Finite state machine | [数字逻辑]有限自动状态机 |
GCLK | General digital clock manager | [FPGA相关]数字时钟管理 |
HLS | High-Level Synthesis | 高级综合工具 |
HPC | High performance computin | 高性能计算 |
IC | Integrated Circuit | 集成电路 |
ICC | IC Compiler | |
ICDS | IC Design Service | 芯片设计服务 |
ICL | intergrated circuit layout | 集成电路版图 |
IDE | Integrated Development Environment | 集成开发环境,例如我们常用的Visual Studio、PyCharm等 |
IEEE | Institute of Electrical and Electronics Engineers | 电气和电子工程师协会 |
IOB | I/O Block | [CPLD相关]输入输出块 |
IP | Intellectual Property | 知识产权 |
JTAG | Joint Test Action Group | 联合测试工作组,是一种国际标准测试协议(IEEE 1149.1兼容) |
LHV | Logic High Voltage | 逻辑高电平 |
LLV | Logic Low Voltage | 逻辑低电平 |
LPF | Low Pass Filter | 低通滤波器 |
LSB | Least Significant Bit | [通信相关]最低有效位 |
LSI | Large-scale intergrated circuit | 大规模集成电路 |
LUT | Look Up Table | [FPGA相关]查找表,本质就是一个RAM |
LVDS | Low Voltage Differential Signaling | 一种低摆幅的差分信号技术,使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗 |
LVS | Layout versus Schematic | 版图与电路图一致性检查,是在IC design经过Layout后检查其版图与门级电路是否一致 |
LVTTL | Low Voltage Transistor-Transistor Logic | [FPGA相关]电压标准之一 |
MCU | Microcontroller unit | 微控制器 |
MOSFET | Metal Oxide Semiconductor Field Effect Transistor | 金属氧化物半导体场效应晶体管 |
MPW | Multiple Project Wafer | 多项目晶圆投片,指在同一种工艺的不同芯片放在同一块晶圆(Wafer)上流片,是小公司节省成本的有效手段 |
MSB | Most Significant Bit | [通信相关]最高有效位 |
MSI | Middle-scale intergrated circuit | 中规模集成电路 |
Netlist | Netlist(没啥可缩的>_<) | 门级网表,一般是RTL Code经过综合工具生成的网表文件 |
NRE | Non Recurring Engineering | 不反复出现的工程成本 |
NS | next state | [数字逻辑]下一状态 |
OPC | Optical and Process Correction | 光刻工艺修正 |
PAL | Programmable Array Logic | [PLD相关]可编程阵列逻辑 |
PCIe | Peripheral Component Interconnect Express | 外设组件互连标准 |
PLA | Programmable Logic Array | [PLD相关]可编程逻辑阵列(上面这两个不一样>_<) |
PLD | Programmable Logic Device | [PLD相关]可编程逻辑器件 |
PLL | Phase Locked Loop | 锁相环,一般用于时钟性倍频电路 |
POS | Product of Sum | [数字逻辑]和之积 |
PROM | Programmable Read Only Memory | [PLD相关]可编程只读存储器 |
PS | previous state | [数字逻辑]当前状态 |
QFN | Quad Flat No-leadPackage | 方形扁平无引脚封装 |
RAM | Random Access Memory | 随机存储器 |
RF | Radiation Frequency | 发射频率,射频 |
RISC | Reduced Instruction Set Computer | 精简指令集计算机 |
ROM | Read Only Memory | [PLD相关]只读存储器,具有非易失性。 |
RTL | Register Transformation Level | 寄存器传输级 |
SCL | Serial Clock(猜测) | [通信相关]I2C总线中的串行时钟线 |
SDA | Serial Data(猜测) | [通信相关]I2C总线中的串行数据线 |
SoC | System on Chip | 单芯片系统设计 |
SOP | Sum of Product | [数字逻辑]积之和 |
SRAM | Static Random Access Memory | [PLD相关]静态随机存取存储器 |
SSI | Small-scale intergrated circuit | 小规模集成电路 |
STA | Static Timing Analysis | 静态时序分析 |
TCL | Tool Command Language | 工具命令语言。Vivado内置了Tcl Shell,可以利用它完成设计流程。 |
TTL | Transistor-Transistor Logic | [通信相关]TTL电平标准,规定+5V等价于逻辑1,0V等价于逻辑0 |
UART | Universal Asynchronous Receiver/Transmitter | [通信相关]通用异步收发传输器 |
USART | Universal Synchronous/Asynchronous Receiver/Transmitter | 通用同步/异步串行接收/发送器 |
UUT | Unit Under Test | [FPGA相关]待测单元 |
UWB | Ultra Wideband | 一种无载波通信技术 |
VHDL | VHSIC(Very High Speed IC) Hardware Description Language | 一种硬件描述语言 |
Vivado | Vivado | FPGA厂商赛灵思公司2012年发布的集成设计环境 |
VLSI | Very-large-scale integrated circuit | 超大规模集成电路 |
XDC | Xilinx Design Constraints | 添加了xilinx专有物理约束的SDC约束. |