PCIe学习记录

最新推荐文章于 2024-01-16 00:30:02 发布
VIP文章 最新推荐文章于 2024-01-16 00:30:02 发布
阅读量1.3k 收藏 1
点赞数 1
文章标签： PCIe 架构 计算机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qhwgoliath/article/details/46337729
版权

PCIe学习记录

学习背景

对PCIe毫无概念的情况下进行的学习，由于目标是写出PCIe的驱动代码，因此对其一些细节（如时序、如何扩展等内容）并没有仔细的去看，只看了一些基本的知识。

PCI总线

计算机体系架构


设备

在PCI总线上有3种设备：PCI主设备，PCI从设备，桥设备。

一个设备可以是主设备也可以是从设备，但是在同一时刻只能是其中的一种。

每一个设备上，都存在一个配置空间，这个配置空间就是主机可以对设备进行读写的区域。

PCI设备支持64B的配置空间。内容如下图所示：（需要的时候查看即可）


注意其中包含有六个B

最低0.47元/天 解锁文章
红烧的威化饼
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Altera PCIe学习笔记（Cytech）
04-24
文档主要包括四个部分：1）Magwizard中例化模块的说明；2）内部结构；3）结合实际应用介绍应用层接口信号（我们主要帮客户解决这部分的问题，底层软件驱动部分由客户自己开发，Altera不...4）学习初期疑问及AE的解答。
[转载] PCIE配置和地址空间
mushui_954745742的博客
01-06 1857
PCIE
PCIE设备与HOST之间的地址转换
u014426028的博客
02-04 1907
最近刚好用到了通过PCIE的与PC端相连的ARM板子，看了看代码，里面的地址转换确实把我也弄得有些晕，一边和组里的人讨论一边去问大神，终于算是把这块给弄的明白了，在博客里稍微记录一下，防止之后又忘记。 PCIE是一种高速串行计算机扩展总线标准，旨在替代老版的PCI总线，现在大多数主板都配有多个PCIE插槽，外设可以通过PCIE总线与主机HOST进行IO。 PCIE设备通过桥接到PCIE总线来访问HOST的资源。和其他设备一样，PCIE设备也被统一编址进了HOST，HOST可以访问PCIE外设。 .
Blackfin通过PCI访问host
weixin_34128534的博客
06-13 68
在Blackfin DSP的内部/外部存储器映射图中，Balckfin用一个128MB的窗口来观察4G的PCI存储空间的一部分。基地址寄存器可以把窗口定位在4GB的PCI存储空间的任何地方，且对应于Blackfin的地址保持不变。为0xE0000000——0xE7FFFFFF。现在，我需要知道blackfin的内存空间和host的内存空间的映射关系。于是我使用下面这种方法：首先，在host端写一个...
PCIE设备访问及其配置空间
Liang0528的博客
09-07 1万+
早期的PCI时期，系统为每个PCI设备分配的内存大小仅有256个Bytes。到后来的PCIE时期，随着设备性能增强，PCIE设备的配置空间扩展至4K个Bytes。在这里需要注意： 　　PCIE一共支持256条Bus,32个Dev,8个Fun。因此在满负载的情况下，共需内存大小 = 4k * 256 *32*8 = 256K Bytes = 256M，这个256M的内存空间是为PCIE设备准备的空间系统不可用，这也是你的内存条实际可用的总是会小于标称的主要原因之一。 　　PCIE设备发展...
PCI-E 基础知识
08-13 7536
一、PCI-E/PCI拓扑结构 PCI-E点对点结构 PCI总线结构 二、PCI-E总线特性 协议支持258个bus、每条bus最多支持32个device,每个device最多支持8个function 由BDF构成了每个PCI-E设备几点的身份证，用于PCI-E地址空间寻址。 三、PCI-E一般拓扑图 CPU --> RC --> SWITCH --> ENDPOINT --...
自己总结的PCIE思维脑图 能帮助快速入门了解PCIE原理，对于学习PCIE和Xilinx XDMA工作原理具有帮助
03-25
自己总结的PCIE思维脑图 能帮助快速入门了解PCIE原理，对于学习PCIE和Xilinx XDMA工作原理具有帮助
PCI、PCIe 一篇搞定
lyndon
11-06 1275
PCI、PCIe 概述
手撕烂笔头-pcie驱动读取与内存访问方式的相似性与独特性
技术札记
07-31 206
为了达到这个效果需要pcie驱动帮忙，cpu访存是cpu的地址空间 pcie控制器是pcie地址空间 序号映射，映射方式是pcie 配置空间的bar寄存器指定空间大小 然后告诉cpu cpu预留CPU空间给设备，映射之后cpu访存就能访问到pcie设备。另外pcie总线上的物理层协议有待研究是类似于以太网的冲突检测还是类似wifi的冲突避免机制还是其他。pcie也实现类似方式， cpu和pcie控制器通过一个内存地址进行读写pcie设备。cpu--pcie控制器--pcie设备。
PCIe 总线基础 驱动接口 和 BAR空间详解
yumiano0的博客
10-19 8905
在一个系统中的每一个设备(device)在地址空间的大小和类型是不同的，对应不同的访问需求。例如，某一个设备在内部寄存器或者存储空间有256Byte，可以通过IO地址空间访问，另个一设备有16K大小的空间则需要通过MMIO的方式进行访问；哪些地址应该使用哪种方式（IO或Memory）来访问设备的内部位置，这是系统软件（即BIOS和OS内核）的工作，PCI设备无法自己决定，但是需要提供一个方法让系统软件去决定以何种方式去访问设备内部地址空间。
PCIe实践之路：BAR空间和TLP
热门推荐
叶玄青的博客
07-02 4万+
上一篇文章中写到每个PCIe的function都有自己的configuration space，其实就是配置寄存器了（这个当然是要有的了，不然软件要怎么玩？只不过PCIe的配置寄存器要通过tlp才能去访问）。其实PCIe设备是有自己独立的一套内部空间，不仅仅是配置空间，包括每个设备提供哪些I/O地址，memory地址。而BAR（Base Address Register）就是用来表征这些地址空间的。
PCIe 相关知识点
Pual_Georg的博客
10-12 2252
DMA
PCI bar 解析
yiyeguzhou100的专栏
12-03 1639
pci bar
PCIE 调试过程记录
smartvxworks的博客
08-18 2281
应用层调试方法，config space配置、memap空间的理解Pcie控制器的配置、使用从实际调试PCIE设备的过程看，设备调试和使用主要涉及到两个方面：config space和MMIO space。配置空间主要是用于配置PCIE设备。很多PCI设备仅仅支持64字节的配置空间。PCI和PCIe配置空间的区别如下：PCI/PCI-X和PCIe设备还扩展了0x40和0xFF这段配置空间，这段空间主要存放一些与MSI或者MSI-X 中断机制相关的Capability结构。......
pcie 总线
weixin_48006170的博客
03-04 8552
pcie 简介 pcie 是一种总线，为什么引入它？ 我们需要从cpu对外设的访问方式说起。 我们的软件要实现外设功能，最基本的就是 CPU与外设之间的IO （读写寄存器）操作。 CPU 与外设之间通过数据线，地址线来进行交互，通过地址线指定要访问的寄存器地址，数据线来发送或接受数据。 下图是imx6ull 的片上外设控制器地址表（从0x0000_0000~ 0x8000_0000），可以看到不同的外设控制器各自有自己的地址段。 当cpu想要读写这些外设控制器的寄存器时只要根据它们的地址就可以直接读写，这些
PCIe扫盲——配置空间的读写机制
zsmcdut的博客
09-03 906
转：http://blog.chinaaet.com/justlxy/p/5100053318 需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的，即peer-to-peer的配置请求是不允许的。并且配置请求的路由（Routing）方式
PCI/PCIe的学习笔记
lutoong的学习痕迹
04-28 1647
1.Memory –refetchable and non-refetchtable (1)读无副作用 (2)多笔写事务可以合并为一笔 2.Using Read Commands 不同的读命令对系统性能有不同影响（I/O Read、memory read、configuration read、memory read multiple、memory read line） cac...
intel SPR新特性CXL
py199122的博客
09-02 1918
1：关键词汇整理 Flex Bus A flexible high-speed port that is configured to support either PCI Express or Compute Express Link。 CDAT Coherent Device Attribute Table, a table describing performance characteristics of a CXL device or a CXL switch. CE
高通平台开发系列讲解（PCIE篇）EP 软件架构组成
最新发布
内核笔记
01-16 2979
📢本篇章主要图解高通平台PCIe EP软件架构。
PCIE 学习FPGA
09-15
有几种方法可以学习PCIE学习FPGA的相关知识和技能： 1. 学习文档和教程：您可以查找和阅读关于PCIE和FPGA的相关文档和教程。这些资源通常包括PCIE和FPGA的基本概念、原理和应用示例等内容。这些资料可以帮助您建立...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值