- 博客(1)
- 资源 (11)
- 收藏
- 关注
转载 nc-verilog 学习1
LDV3.4(S1) 使用NC-Verilog内置的profiler NC-Verilog在仿真引擎内开发了一个profiler工具。该工具每秒中断仿真器100次,并将终端时的结构记录下来,生成一个日志文件。日志文件里列出了被中断次数最多的模块、代码行和结构类型。这些信息可以帮助你诊断是哪些代码或模块在仿真时耗费了最多的时间。通过修改这些模块,就能提升仿真效率。
2012-11-14 10:06:23 2148
FREE Visual IBIS Editor
2015-02-12
Quartus Setting file reference manual
2012-08-20
Scripting Reference Manual for quartusII
2012-08-20
command-line scripting for Quartus II,Ver12.0
2012-08-20
PHY Interface for the PCI Express Architecture Version 2.0
2011-01-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人