DDR内存的布线经验

转载 2013年12月03日 14:32:36


高速PCB信号完整性要考虑的因素有很多,从PCB LAYOUT角度出发主要有PCB层叠结构,阻抗控制,互联拓扑结构,延时匹配(等长),串扰等,这些因素不仅要考虑,而且会相互的影响。我们都知道DDR需要满足严格的时序要求,因此对信号走线的延时是有要求的,做硬件设计的几乎都知道DDR布线要做等长匹配。而另外几个方面就有不少人忽略掉。
    信号完整性中最常见的问题就是信号的反射,反射会造成信号过冲和振铃,就会影响到电平的判断,如果过冲和振铃的幅度达到了判断门限,就会出现错误的时序信号。要减小信号的反射就要使驱动端与接收接收端的阻抗匹配。为了达到这个目的通常可以在信号之间串接匹配电阻,并且控制信号走线的阻抗。PCB的层叠结构对阻抗影响很大,因此必需要选择一个好的层叠结构,不能光为了成本减小PCB的层数。除了控制阻抗外,还要考虑信号的回流路径,和阻抗的连续性。一般信号以地(GND)或者电源层作为参考平面。高速信号会优先选择沿着信号走线的垂直方向作为回流路径,所以为了保证尽可能短的回流路径和阻抗的连续性,关键的信号必需有一个完整的参考平面。有些层的信号会以电源层作为参考平面,但电源层通常都被分割成几个区域,信号以电源层为参考平面就会出现跨分割的问题,应该尽量避免这种现像,对于关键的信号不要布在以电源层为参考平面的层,如果不得已,可以采用跨接电容的方式来弥补。
    CPU与DDR之间的连线需要综合的考虑上面的几个问题。如阻抗要求,拓扑结构,间距要求(串扰),等长匹配。阻抗可以通过芯片厂家提供的资料来控制,或者通过仿真来确定最佳的阻抗值。根据阻抗要求控制走线的线宽和间距。本人常用的DDR走线策略如下:
1.走线分组
    ARM系统中内存一般为32位或者16位,通常使用一片或者两片内存芯片组成。可以将数据线分成一组,两组或者4组。
一组的分法即:DATA0-31,DQS0-3,DQM0-3作为一组;
两组的分法:DATA0-15,DQS0-1,DQM0-1为一组,DATA16-31,DQS2-3,DQM2-3为一组;
四组的分法:DATA0-7,DQS0,DQM0为一组,DATA8-15,DQS1,DQM1为一组,DATA16-23,DQS2,DQM2为一组,DATA23-32,DQS3,DQM3为一组。
具体分几组,可以根据芯片数量和走线密度来确定。布线的时候,同一组的信号线必需要走在同一层。
剩下是时钟信号,地址信号和其它的控制信号,这些信号线为一组。这组信号线尽量在同一层布线。

2.等长匹配
a. DDR的DATA0-31,DQS0-3,DQM0-3全部等长匹配,每一组数据线以对应的DQS为等长目标。不管分为一组还是两组或四组。误差控制在+-25mil。
b. 时钟信号,地址信号和其它的控制信号全部等长匹配,以时钟信号为等长目标,误差控制在+-50mil。另外如果是DDR时钟,要按照差分线要求来走线,两条时钟线的长度要控制在2.5mil的误差内,并且尽量减小非耦合的长度。该组线的长度可比数据线长。走线拓扑可用T型或者星型,不要用菊花型拓扑。
3.间距
    间距的控制要考虑阻抗要求和走线的密度。通常采用的间距原则是1W或者3W。如果有足够的空间来走线,可以将数据线按3W的间距来走,可以减小很多串扰。如果实在不行至少要保证1W的间距。除此之外,数据线与其它信号线的间距至少要有3W的间距,如果能更大则更好。时钟与其它的信号线的间距至少也要保持3W,并尽可能的大。绕线的间距也可以采用1W和3W原则,应优先用3W原则。

阻抗板的做法:

1.确定板子的层数和板厚

2.规划好走线层,地层和电源层的层叠结构,明确信号线的参考平面

3.预先拟定阻抗线的线宽,如果是单端线只要确定线宽就行,如果是差分线则先定线宽,间距后面才算

4.预定铜厚,也可由PCB厂来定

5.确定阻抗线要控制的阻抗值,包括单端和差分

6.将上面的要求发给PCB厂,之后PCB厂会计算一个详细的阻抗控制文件,如果上述要求不能满足可以沟通调整一些参数,最终达既达到阻抗要求也符合可制造性并且成本最低

DDR Layout Guide-DDR内存布线指导

在现代高速数字电路的设计过程中,工程师总是不可避免的会与DDR或者DDR2,SDRAM打交道。DDR的工作频率很高,因此,DDR的布线(或者Layout)也就成为了一个十分关键的问题,很多时候,DDR...
  • cpf099
  • cpf099
  • 2016年07月26日 19:35
  • 494

DDR3之PCB拓扑结构与DDR布线要求

1.点对点拓扑 point-to-point scheduling 该拓扑结构简单,整个网络的阻抗特性容易控制,时序关系也容易控制,常见于高速双向传输信号线;常在源端加串行匹配电阻来防止源端的二...
  • juxianliyu
  • juxianliyu
  • 2016年11月23日 17:21
  • 2518

DDR2 SDRAM×32布局、布线经验谈

DDR2、DDR3布线规则 DDR2信号分组 1 数据信号组DQ、DQS、DM,其中每个字节又是内部的一个信 道LANE组,如DQ0~DQ7,LDQS,LDQS#,LDM...
  • juxianliyu
  • juxianliyu
  • 2016年11月30日 17:34
  • 601

DDR2布线规则

叠层设置: 1、 对于同一组数据线及其对应的DQ STROBE线,如DQ[7:0]、DM0与DQS0、DQS0#,应布在同一层,以减小信号skew。 2、 DDR2信号线的参考平面最好是选...
  • arren2011
  • arren2011
  • 2011年10月21日 22:37
  • 1408

DDR2布线

寄存器设置: 1、 在读数据时,打开主控端的ODT,关闭DDR2端的 ODT;而在写数据时,则相反;数据线空闲时,则关闭两端的ODT。 2、 对于DDR2 800,设置寄存器,使主控端和D...
  • juxianliyu
  • juxianliyu
  • 2016年11月30日 17:35
  • 308

Altium Designer -- PCB布局与布线

关于DDR3布线的一些规范(个人总结) 本规范为个人总结,介绍得比较简单。当然,具体规范不止这么点。写得不好的地方还请见谅。 1. 一、阻抗方面 DDR3要严格控制阻抗,单线50ohm,差分100oh...
  • qq_29350001
  • qq_29350001
  • 2016年06月29日 10:59
  • 12685

信号完整性:端接拓扑结构

实际情况下网络拓扑结构对信号完整性也有十分明显的影响。网络拓扑分为:点对点、点对多点、菊花链、T形拓扑、星形拓扑。针对不同的网络拓扑结构,建议采用的端接方式如下:1、点对点(a):可以使用源端串联和终...
  • DEMOK2010
  • DEMOK2010
  • 2010年10月07日 20:10
  • 2154

DDR内存的布线经验

    目前的嵌入式系统中普通使用DDR内存,有些可以支持DDR2内存,这些系统中PCB LAYOUT成为很关键的环节。LAYOUT不好可能造成系统远行不稳定甚至无法跑起来。以下是本人做硬件设计中的一...
  • guetcw
  • guetcw
  • 2009年10月25日 17:15
  • 10668

DDR3布线的那些事

DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信...
  • kuxiao1991
  • kuxiao1991
  • 2016年10月10日 11:43
  • 3645

DDR Layout Guide-DDR布线规则与过程

DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规...
  • cpf099
  • cpf099
  • 2016年07月26日 19:36
  • 2206
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:DDR内存的布线经验
举报原因:
原因补充:

(最多只允许输入30个字)