IP6303 datasheet_cn V1.23.pdf
IP6303 是一颗应用于多核处理器的全集成、高效率、
低成本的电源管理芯片。
IP6303 提供 3 路可配置的同步降压转换器, 最小步
进12.5mV, 开关频率最高2MHz,最高效率高达95%,
单路最大负载能力 1.5A。 可同时为多核处理器、存
储器、外部设备、 线性稳压器等提供丰富的能源。
处理器基于任务强度可通过I2C接口动态调节(DVS)
需要的电源电压,以实现能效的最优化。 IP6303 另
外提供 8 路输出可配置的线性稳压器。
IP6303 的所有电源可配置默认的上电时序和默认电
压,同时也可配置掉电时序。
IP6303 内置 BAT、VBUS 两路无缝切换的 Power
3288 5.1开机优化说明
此开机优化为相对极限式的测试,没有考虑功耗及稳定性!仅作测试及优化方向参考!当然也存在进一步优化的空间待各位发现完善!
速度的优化,很大程度是以提高CPU、DDR及EMMC的速率为基础的。所以使用的较好物料及板子,优化较为显著!
此文档主要是参考3228的《开机优化说明》编写的,针对3288 5.1公板测试。
第一部分:思路分析
开机时间包括四部分时间:
1.硬件响应power按键时间
2.Uboot 初始化系统以及加载kernel image的时间
3.Kernel 启动所需要的时间
4.Init 挂载文件系统以及Android系统启动的时间
优化思路:
1.针对影响响应时间,探讨最佳响应时间,这个主要是考虑长短按的区别。
2.Uboot 去掉不必要的模块,提高cpu,ddr的频率、emmc跑在较高频率来减少加载kernel image的时间,使用非ota固件减少kernel大小等。
3.把一些外围设备的porbe函数中的一些初始化动作放到delay work中去做,减少kernel启动时间,降低kernel中log的输出等级等。
4.优化Init 启动流程,尽可能早启动Android系统。
rockchip lcd 开发说明
4.3.3 遇到问题分析
Q:3288 平台 edp 屏未点亮
A:检查以上六步,确保上电时序正确,先将 uboot-logo-on=0,打印 kernel log。
如果 log 中有这样的字样:“hw lt err”,首先检查下硬件连线,edp 屏的连接线
上传输的高速的差分信号,所以对线的要求很高,要求线要包地,而且不能太长。
如果硬件上的问题排查了,仍然有这样的错误,可以在 rk32_dp.c 文件中手动修
改代码,得到想要的 lane 数和 lane speed:
rk32_edp_probe 函数中可以修改这两个变量值:
edp->video_info.link_rate= LINK_RATE_2_70GBPS;//LINK_RATE_1_62GBPS
edp->video_info.lane_count = LANE_CNT4;//LANE_CNT2
如果 log 中有这样的字样:“max link rate:1.62Gps max number of lanes:4”,说明
读取屏的 lane 数和 lane speed 正常,那么可以与屏的 datasheet 中对比下,看读
取的结果是否是正确的,如果是正确的试着降低 dclk 的值。如果不正确可以在
rk32_dp.c 文件中这样修改试下:
mst7xxx GPIO使用说明
mstar7系列GPIO使用说明,包括mst702 mst703 mst705 mst712 mst719等
MStar 702 datasheet
n Video Decoder
Supports NTSC, PAL and SECAM video input
formats
2D NTSC and PAL comb-filter for Y/C
separation of CVBS input
Single S-video and/or multiple CVBS inputs
ACC, AGC, and DCGC (Digital Chroma Gain
Control)
n Color Engine
Brightness, contrast, saturation, and hue
adjustment
9-tap programmable multi-purpose FIR (Finite
Impulse Response) filter
Differential 3-band peaking engine
Luminance Transient Improvement (LTI)
Chrominance Transient Improvement (CTI)
Black Level Extension (BLE)
White Level Extension (WLE)
Favor Color Compensation (FCC)
3-channel gamma curve adjustment
n Scaling Engine/TCON
Supports analog panels with the resolution of
960x234, 1200x234, 1440x234, and more
Supports various displaying modes
Supports horizontal panorama scaling
n Digital PWM Controller
Integrated general purpose digital PWM
control loop
Programmable startup operating frequency
and period with output voltage regulation
Programmable output current regulation;
40KHz~70KHz switching frequency, sync. to
HSYNC possible
Burst-mode or continuous-mode for output
current regulation; 150Hz~300Hz burst-mode
frequency, sync. to VSYNC possible
n Miscellaneous
Built-in MCU
Built-in internal OSD with 256 programmable
fonts, 16-color palettes, and 12-bit color
resolution
3-channel low-power 8-bit DAC integration for
RGB output, dynamic range 0.1-3.2V
Built-in VCOM AC level adjustment circuit
Spread spectrum clocks
3.3V output pads with programmable driving
current
48-pin LQFP package