mx51 IPU CSI0 CCIR Code Register配置

转载 2012年03月23日 21:35:44

转:http://blog.csdn.net/kickxxx/article/details/6763644

每个IPU csi有三个寄存器:CSI0_CCIR_CODE_1, CSI0_CCIR_CODE_2, CSI0_CCIR_CODE_3

CSI0_CCIR_CODE_3比较简单,记录的是BT656时序信号ff 00 00 xy中的ff 00 00, 

而xy 模式则记录在CSI0_CCIR_CODE_1和CSI0_CCIR_CODE_2,其中CSI0_CCIR_CODE_1记录的是field0; CSI0_CCIR_CODE_2记录的是filed1

匹配模式涉及三个标志H V F:

H: H=0 SAV信号, H=1 EAV信号

V: V=0 表示为active video, V=0 标始该行无有效video数据

F: F=0 偶场, F=1奇场

其实F都无所谓了,因为奇偶场谁在前后都无所谓(以后可以慢慢调),主要是配置H 和V;51RM最极品的地方就是没说明这几个标志位到底是什么顺序。

顺序是H V F。


此外ipu似乎假定bt656数据一定不会出错,只对第一帧做同步,如果AD芯片不稳定,BT656输入丢了数据,结果就是永远失帧。

相关文章推荐

mx51 IPU 透明处理

Freescale MX51平台的透明处理根据bpp(bits_per_pixel)不同,处理方式有所不同。 透明处理涉及到两个图层的合并,这个合并操作是MX51 IPU的DP(Display ...

飞思卡尔 I.MX6Q-ipu视频流格式转换

前言      飞思卡尔的vpu可以实现硬件的编解码,同时也提供了ipu接口,可以实现视频流格式的转换,例如YUV422转为YUV420,YUV422转化为RGB888,当然我们也可以通过软件纯代码...

mipi_CSI-2_specification_v2-0_r08

  • 2016-11-17 17:14
  • 1.90MB
  • 下载

mx51 TVOUT分析

1397 static int __init enable_tve_setup(char *options) 1398 { 1399     g_enable_tve = true; 1400 ...

mipi_CSI-3_specification_v1-0.pdf

  • 2015-11-20 14:13
  • 1.42MB
  • 下载

MX51平台mc13892电池驱动分析

#define BAT_VOLTAGE_UNIT_UV 4692#define BAT_CURRENT_UNIT_UA 5870#define CHG_VOLTAGE_UINT_UV 23474#de...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)