mc9s12xe系列单片机参考手册--中文（01）

 

By:	江威
Date:	2011-11-03
Version:	0.1
Email:	killkeil54@gmail.com
Copyright:	本文章无版权，在商业和非商业的目的下都可以任意传播。

1.写在前面

 

    本文由本文的作者-江威-使用google翻译对《MC9S12XE-Family Reference Manual , Rev. 1.07》进行的翻译，由于本人水平有限此文档中有很多翻译不当的地方。请参考了本文档的朋友提出宝贵意见，大家共同维护好这样的一份文档。如果你认为某个地方不妥，请邮件至killkeil54@gmail.com

本人不胜感谢。此外由于本文档中的翻译错误，从而导致的任何可能的后果，本人无法承担任何责任。本文中任何与原文档有出入的地方请以原文档为准。

注：本文并未对原英文文档进行全部的翻译，只是翻译部分本人认为比较重要的部分。因为本文档并未包含原文档中的图形，看本文档的时候请参考原文档。此系列的第二部分（即原文档的第二章）将会在本文发布后的三到五天内发布。谢谢关注。

 

2.翻译正文

 

1.3 系统时钟 介绍

 

时钟和复位发生器模块（CRG）提供的核心和外设模块的所有内部时钟信号。图1-8显示了从CRG所有模块的时钟连接。在clock generation中查询CRG时钟产生的细节规范。

系统时钟可以提供多种方式，使系统的工作频率范围要
支持：
•片上锁相环（PLL）
•锁相环自我时钟
•振荡器
由PLL或振荡器产生的时钟提供主系统时钟频率，核心时钟和
总线时钟。如图1-8所示，这些系统时钟用于驱动整个MCU的core，
RAM，和外设。

闪存程序存储器和EEPROM可由总线时钟和振荡器时钟提供时钟信号。“
使用振荡器时钟作为时基，驱动程序，并提供NVM的擦除时间基准。
CAN模块可配置的时钟源来自总线时钟或
直接从振荡器时钟。这允许用户在提供的两种时钟信号的基础上，选择它的时钟性能。

为了确保时钟的存在，MCU包括一个片上时钟监视器，监视器连接到
振荡器的输出。时钟监视器可以被配置为调用PLL自震荡模式或在超过一定时间没有振荡器时钟出现，产生一次系统复位。

除了时钟监视器，MCU还提供了时钟质量检查模块执行
时钟准确的检查。时钟质量检查计数器在一个定义的时间窗口内检查预先设定了的时钟边沿，以确保时钟的正确运行。检查程序可以被以下
具体的事件调用，如唤醒或时钟监视器故障。

MCU可以处在不同的模式，而这与MCU资源的映射和总线接口配置操作相关。这些内容将在1.4.1芯片配置摘要有提到。
MCU可以有不同的电源操作模式，当并不需要系统满负荷运行时，方便省电
的模式是可选的。这些内容将在1.4.2功率模式有提到。

 

1.4操作模式

有些功能模块是可编程的，可以对某个模块进行冻结，而BGD模块的处于活动对于方便调试是有积极意义的，这在1.4.3冻结模式有提到。
对于系统的完整性，支持独立的系统状态功能，在1.4.4系统状态的说明有提到。

MCU有六个不同的模式而模式与系统资源配置相关。不同的模式，
ROMCTL与 EROMCTL在RESET信号的上升沿的状态，MCU的安全状态都会影响以下设备的特点：
•外部总线接口配置
•可能会影响Flash中的存储器映射，或不会
•调试功能启用或禁用
操作模式是由MODC，MODB和MODA在复位时的信号状态决定的。
（见表1-12）。 MODB，MODC，and MODA  位在 MODE 寄存器 表示了电流的操作模式，并在操作过程提供有限的模式切换功能。MODC，MODB
MODA的状态在复位信号的上升沿锁存到他们相应的位。

在正常的扩展模式和仿真模式下在MMCCTL1寄存器中的ROMON和EROMON位定义片上闪存存储器是否是内存映射。 （请参阅表1-12）。
一个对ROMON和EROMON位的详细解释在MMC有描述。请参考MMC。

在复位信号的上升沿，ROMCTL的信号被锁存到MMCCTL1寄存器的ROMON位上，EROMCTL信号的状态被锁存到在MMCCTL1寄存器的EROMON位。

 

1.4.1.1正常的扩展模式
端口K，A和B被配置为一个23位地址总线，端口C和D被配置为一个16位的数据总线，
端口E为总线控制和状态信号。这种模式允许接入16位的外部存储器和16位的
外围设备接口系统。最快的外部总线速率是内部总线速率除以2。

1.4.1.2正常的单芯片模式
在这种模式下没有外部总线。从处理器执行从内部存储执行程序。端口A，
B，C，D，K，和端口E引脚作为通用I / O

1.4.1.3特别单芯片模式
这种模式是用于调试的单芯片运作，引导跟踪，或与安全相关的操作。 “
背景调试模块的BDM在此模式下是激活的。CPU执行位于片上ROM的监控程序。 BDM固件等待通过BKGD引脚串行发送过来的额外的命令。在这种模式下复位后没有外部总线。

1.4.1.4仿真的扩展模式
开发人员使用此模式仿真目标应用是正常的扩大
模式的系统。代码是从外部存储器或从内部记忆体开始执行是由ROMON和EROMON位决定。在这种模式下的内部运作（操作）对外部总线接口是可见的。

1.4.1.5模拟单芯片模式
开发人员使用此模式仿真用户的目标应用是正常的
单芯片模式系统。代码是从外部存储器或从内部记忆体开始执行是由ROMON和EROMON位决定。在这种模式下的内部运作（操作）对外部总线接口是可见的。

 

1.4.1.6特殊的测试模式
飞思卡尔仅供内部使用。

1.4.2功率模式
该MCU具有两个主要的低功耗模式。咨询各自的模块模块的说明，了解
在系统停止，系统伪停止，并等待模式系统的具体行为。时钟系统的信息一个重要来源是在时钟和复位发生器描述这一节（CRG）。

1.4.2.1系统停止模式
如果CPU执行STOP指令则进入系统停止模式除非XGATE是活动的
或NVM的命令正在执行。 如果执行一个线程或在XGMCTL寄存器的XGFACT位被置位，则XGATE是活动的。根据在CLKSEL 寄存器中PSTP位的状态MCU进入伪停止模式或完全停止模式。关于这一点的详细描述，请CRG描述。复位，XIRQ 、IRQ或其它任何没有被屏蔽的中断被触发则退出系统停止模式。根据中断请求的配置，XGATE的或独立的CPU活动可以使系统退出停止模式，。如果是由于XGATE的请求使系统退出停止模式，只要XGATE不在CPU中设置中断标志且XGATE的假冒活动位（FACT）保持清零，XGATE的活动一旦完成，系统会自动重新进入停止模式。
如果CPU执行STOP指令，而XGATE是活动的或NVM的命令正在执行。那么系统时钟继续运行，直到完成的XGATE/ NVM活动。如果一个
在这段时间内发生不可屏蔽的中断，则系统不会有效地进入停止模式，虽然
STOP指令已被执行。

 

1.4.2.2全部停止模式
在这种模式下，振荡器停止。默认情况下所有的时钟都关闭，所有计数器和除法器继续冻结。自主定时中断（API）和ATD模块可启用自唤醒
该设备。有一个可以从全部停止模式快速启动的模式是从PLL内部时钟启动，而不启动有源震荡器（oscillator）。

1.4.2.3伪停止模式
在这种模式下，系统时钟停止，但振荡器仍然运行。实时中断
（RTI）和看门狗（COP），API和ATD模块可启用，其他外围设备关闭。这
模式比系统停止模式电流消耗更多的，但作为振荡器继续运行，从伪停止模式到全速运行所花费 的时间更短。

如果CPU执行STOP指令时，XGATE并没有执行一个线程且在XGMCTL寄存器的XGFACT位被置位则系统进入此模式。此模式下振荡器仍然活跃，任何已被启用的外设继续发挥作用。

1.4.2.5等待模式
CPU执行WAI指令进入此模式。在这种模式下，CPU不会执行指令。 CPU的内部时钟被关闭。在系统等待模式所有外设和XGATE可以活动。为了进一步削减功耗外设可以单独关闭本地时钟。如果RESET，XIRQ，IRQ或其它任何没有被屏蔽的中断被触发，且没有被定位到XGATE则结束系统等待模式。

1.4.2.6运行模式
虽然这不是一个低功耗模式，未使用的外设模块不应该被启用，以节省
能量。

 

1.4.3冻结模式

 

当背景调试模块处于工作状态，增强型捕捉定时器，脉宽调制器，模拟 -数字转换器，定时中断定时器模块，提供了一个软件可编程的选项来冻结模块。调试应用软件时，这是非常有用的。背景调试模块是活动时ATD0，ATD1，ECT，PWM，和PIT的详细行为说明请查阅相应的块指南。

1.4.4 系统状态

为了方便系统的完整性，MCU可以在特权状态或用户状态运行。这些功能是由S12X CPU和内存保护单元的附加功能来实现的。这些附加功能被设计用来支持，限制访问那些由内核执行的代码模块，或支持系统资源访问控制的操作系统。当前的系统状态表示在CPU条件码寄存器的U位。在用户状态某些CPU指令受到限制。详情见U位的细节和这些CPU参考指南，和受用户状态影响的指令（在用户状态下不能执行的指令）。为了防止软件访问那些不属于它的资源（这些资源在MPU中定义），当一个非法访问发生时，一个非屏蔽中断将产生。

1.4.4.1 特权状态

这种状态是用于为不同的任务配置MPU的，配置完成后在用户状态执行不同的任务，每项任务完成后返回到超级状态。这是复位后默认的“状态”，而且在用户状态异常（中断）时可以重新进入特权状态。如果在MPUSEL 寄存器中

的SVSEN位被置位，只有一个MPU(Memory protection unit)描述中有定义的内存范围描述符被使能才允许访问系统资源。

​
1.4.4.2用户状态
此状态是用于执行系统任务，而在超级状态，是通过设置条件代码寄存器的U位进入用户状态。在用户状态下有些CPU指令的执行受到限制。
而且只有一个MPU(Memory protection unit)描述中有定义的内存范围描述符被使能才允许访问系统资源。

1.5安全
MCU的安全功能，保护闪存芯片和仿真EEPROM memory。对于
的此功能的详细描述，请参阅的S12X9SEC关于安全功能的说明。

1.6复位和中断
查阅S12XCPU手册和S12XINT中有关异常处理信息的描述。

1.6.1 复位
将在时钟复位发生器（CRG）的描述中有详细解释。

1.6.2 向量
表1-13列出了所有的中断源和对应的中断向量，在默认条件下的优先顺序。中断模块（S12XINT）提供了一个中断向量基址寄存器（IVBR）来重定位中断向量在内存中的地址。对于每一个I-bit服务请求都对应有一个可配置的寄存器。它决定服务请求是否使能，服务请求的优先级和该请求是由S12X CPU还是由XGATE模块处理。

1.6.3 复位的影响
当发生了复位，单片机寄存器和控制位被初始化。请参阅各自的块
寄存器描述复位状态。
在每次复位，闪存模块执行复位序列来加载Flash配置寄存器，
初始化缓冲区RAM的EEE分区，如果需要的话。

1.6.3.1 复位阶段的闪存配置
每次复位，当从flash memory加载数据到flash配置寄存器时，flash模块控制CPU的活动。如果在复位阶段发现重复的失误，闪存模块的保护和安全可能
被激活，并离开复位状态。相关内容在闪存模块部分有更详细地解释。

1.6.3.2  EEE的复位序列相
在复位阶段，EEE缓冲区数组中加载来自D - FLASH的EEE分区的有效数据。在复位的这个阶段，CPU活动的被限制，所以设备在flash memory控制器复位完成之前无法对EEE进行访问。如果对EEE操作的配置（ERPART> 0），所有存在于D - FLASH的EEE分区的有效的Eee记录将被复制到缓冲RAM EEE分区。

1.6.3.3 复位尽管Flash命令有效
如果复位操作，发生在任何Flash命令的执行过程中，该命令将被立即中止。 “该字的状态被编程或不能保证区/块被擦除。

1.6.3.4  I / O的引脚
参考PIM那一章关于所有外设模块端口复位配置的描述。

1.6.3.5 内存
复位过程RAM阵列未初始化。

1.6.3.6 COP配置
在复位信号的上升沿，COP延时率位CR[2:0]和在COPCTL寄存器中的WCOP位从Flash的寄存器FOPT加载数据。见1-14和表1-15编码表。 在复位阶段FOPT寄存器加载全局地址为7FFF0E的Flash配置区域。如果MCU是加密的重启之后，那个COP延时率位一般设为最长时间（CR[2：0]=111）

 

1.7 ATD0外部触发输入连接

ATD模块包括4个外部触发输入ETRIG0，ETRIG1，ETRIG2，并ETRIG3。 外部触发允许用户同步ATD转换为外部触发事件。

表1-16显示连接的外部触发输入。

关于模拟 - 数字转换器模块的信息咨询ATD块的描述。ATD块在冻结模式相当于BDM模式被激活。

 

1.9 MPU配置

（CPU+ XGATE+其他），这此系列的设备中没有此功能，但是有可能在其他系列的设备中有该配置。

 

1.10 VREG配置
电压的稳压器VREGEN连接，被绑定到到VDDR，而VDDR连接到正电源，使得电压稳压器始终处于启用状态。该设备必须配置内部稳压器启用。配置外部电压稳压器是被不支持的。
内部带隙参考电压映射到ATD0模拟输入通道17。
自主定时中断的时钟输出映射到PortT[5]。
API微调寄存器APITR，在复位阶段从全球地址为0x40_00F0的位[5:0]（Flash IFR选项字段）加载数据。目前工厂尚无法对这个IFR序列进行编程配置。

对预留VREG登记空间的读取访问返回“0”。 write访问没有任何效果。本设备确实不支持对预留VREG登记空间的访问。

 

1.11 S12XE PIM配置

S12XEPIM模块的较小的衍生产品是XEP100的一个子系列。不可用的端口的寄存器被保留。

 

1.12振荡器配置

XCLKS是控制采用外部无源晶振加内部环控制震荡器还是使用内部振荡器/外部时钟电路的输入信号的引脚。对于这种设备XCLKS映射到PE7。
XCLKS信号在复位期间的低相位选择振荡器配置，而此时时钟质量检查正在进行。这是是选择配置发生的条件：
•上电复位或低电压复位
•时钟监视器复位
•在时钟自激模式或完全停止模式的任何复位。
在上述描述的任何复位条件下，这些选定的振荡器配置在RESET引脚的上升沿被冻结。