2.1简介
2.1.1概述
S12XE系列端口集成模块建立了与外设模块之间的接口
包括非复用的外部总线接口模块（S12X_EBI）和所有端口I / O引脚。
它控制了引脚的电气特性以及信号优先级和引脚复用。
这份文件包括：
•端口A 和B 作为地址S12X_EBI输出（总线）
•端口C 和D 作为S12X_EBI数据的I / O（总线）
•端口E 作为S12X_EBI控制信号和IRQ，XIRQ中断输入
•端口K 作为S12X_EBI地址输出（总线）和控制信号
•端口T 与1个 ECT模块关联
•端口S 2个SCI和1个SPI模块关联
•端口M 与4个MSCAN和1个 SCI模块相关
•端口P 一个PWM 模块和2个SPI模块 - 输入可以用作外部中断源
•端口H 4个SCI模块 -输入可作为外部中断源
•端口J 1个MSCAN2，1个 SCI，2个IIC个模块和芯片选择输出 - 输入可 用作外部中断源
•端口AD0和AD1 两个16通道ATD模块
•端口R 与1个标准定时器（TIM）模块相连
•端口L 4 SCI模块
•端口F IIC，SCI和片选输出
大多数I / O引脚可配置寄存器位来选择数据方向和驱动力，使
选择上拉或下拉设备。
注意
本文档假定所有功能可用（208针封装）。低引脚数封装某些功能不可用。在SOC的指南，请参阅在soc guide中的引脚说明摘要。
2.1.2特点
端口集成模块包括这些特殊寄存器：
•数据和数据方向寄存器：端口A，B，C，D，E，K，T，S，M，P，H，J，AD0，AD1，R，L；当F用作通用的I / O也有这两个寄存器。
•（拉）控制寄存器：以每个引脚为单位来启用/禁用拉设备，并选择端口是上拉还是下拉；端口T，S，M，P， H，J，R，L和F都有该寄存器。
•（拉）控制寄存器：以每个引脚为单位来启用/禁用上拉器件；端口AD0和AD1。•（拉）单控制寄存器：以每端口为单位来启用/禁用端口上拉器件，端口A，B，C，D，E，K 和BKGD引脚
•（驱动）控制寄存器：以每个引脚为单位来启用/禁用减小输出驱动能力；端口T，S，M，P，H，J，AD0，AD1，R，L和F
•（驱动）单控制寄存器：以每端口为单位来启用/禁用减小输出驱动能力；端口A，B，C，D，E，和K
•（路由）控制寄存器：启用/禁用开漏（线或）模式；端口S，M和L
•中断标志寄存器：对应端口P，H和J的引脚中断
•（中断）控制寄存器配置：用来配置IRQ引脚
•自由运行的时钟输出
一个标准的端口引脚最少具有下列特性：
•输入/输出选择
•5V驱动输出（可选full和reduced，驱动力reduced为full的1/6）
•5V的数字和模拟输入
•输入可以选择上拉或下拉器件
专用引脚支持的可选功能：
•开漏 线或连接
•中断输入干扰过滤
•降低了输入阈值，以支持低电压应用
由运行的时钟输出
2.2外部信号描述
本节列出并描述了信号，连接片外。
表2-1显示了所有的引脚，其功能是由端口集成模块控制。请参阅
SOC在不同的封装选择个别引脚的可用性指南。
注意
如果有一个以上的功能与引脚相关的，重点是
表中的位置从顶部（最高优先级）上下表示
（最低优先级）。
2.3.2寄存器描述
下表总结了各种配置位，即数据方向（DDR）的效果，
输出（IO）的水平，减少驱动器（RDR），拉让（PE）的，拉引脚功能选择（PS）和拉
设备的活动。
配置位的PS是用于两个目的：
1。配置敏感中断边缘（上升或下降），如果中断使能。
2。如果PE是积极的选择上拉或下拉设备。
2.3.3端口A数据寄存器（PORTA）
| 范围 | 描述 |
| PA7~0 | 端口通用输入/输出数据，数据寄存器 |
2.3.5端口A数据方向寄存器（DDRA）
| 范围 | 描述 |
| DDRA 7~0 | 端口A数据方向寄存器。 |
2.3.13 S12X_EBI端口，BKGD引脚上拉控制寄存器（PUCR）
| 范围 | 描述 |
| PUPKE | 端口K上拉启用 -这个位控制了端口K是否启用上拉，当端口K被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| BKPUE | 引脚BKGD上拉启用 -这个位控制了端口BKGD是否启用上拉，当端口BKGD被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| 5 | 保留 |
| PUPEE | 端口E上拉启用 -这个位控制了端口E是否启用上拉，当端口E被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| PUPDE | 端口D上拉启用 -这个位控制了端口D是否启用上拉，当端口D被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| PUPCE | 端口C上拉启用 -这个位控制了端口C是否启用上拉，当端口C被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| PUPBE | 端口B上拉启用 -这个位控制了端口B是否启用上拉，当端口B被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
| PUPAE | 端口A上拉启用 -这个位控制了端口A是否启用上拉，当端口A被用作输入端口的时候。如果引脚都用作输出，该位没有影响。复位之后该上拉被启用。启用1拉设备。0拉设备停用。 |
2.3.14 S12X_EBI端口减少驱动器寄存器（RDRIV）
该寄存器用于选择减少与相关S12X_EBI端口的引脚的驱动能力，A，B，C，D，E和k.如果启用，驱动能力约1 / 6的完整的驱动能力。减少驱动功能独立于其他正在一个特定的引脚上使用的功能。减少驱动器的功能并不需要在仿真模式的引脚上的效果。
| 范围 | 描述 |
| RDPK | 端口K减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端口K的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
| 6 | 保留 |
| 5 | 保留 |
| RDPE | 端口E减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端EK的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
| RDPD | 端口D减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端口D的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
| RDPC | 端口C减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端口C的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
| RDPB | 端口B减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端口B的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
| RDPA | 端口A减少驱动器寄存器------选择为端口减少驱动能力。输出该位配置的端口A的所有引脚为全部或减少输出的驱动强度。如果一个引脚用作输入此位没有任何效果。1降低驱动器选择（1 /6）的完整的驱动器力。0全部驱动强度启用。 |
2.3.15 ECLK控制寄存器（ECLKCTL）
ECLKCTL寄存器是用来控制自由运行时钟的可用性和自由运行时钟分频器。
| 范围 | 描述 |
| NECLK | 没有ECLK - 禁用ECLK输出。该位控制一个自由运行的时钟ECLK针的可用性。仿真模式时钟输出始终是活跃的，如果在其他所有操作模式下默认是启用ECLK。1 ECLK禁用 0 ECLK启用 |
| NECLKX2 | 没有ECLKX2 - 禁用ECLKX2输出。该位控制一个自由运行的时钟ECLKX2针的可用性。仿真模式时钟输出始终是活跃的，如果在其他所有操作模式下默认是启用ECLK。1 ECLK禁用 0 ECLK启用 |
| DIV16 | 自由运行ECLK predivider----------- 该位使能选定EDIV频率为原频率的1/16。 1除法启用：ECLK率= EDIV率除以16 0分频禁用：ECLK率= EDIV率 |
| EDIV5~0 | 自由运行ECLK分频器配置ECLK率 |
2.3.17 IRQ控制寄存器（IRQCR）
| 范围 | 描述 |
| IRQE | IRQ选择边缘触发模式——一特殊模式：随时读取或写入。正常和仿真模式：随时随地读取，写一次。IRQ为1时只响应下降沿。 IRQ引脚下降沿将触发中断，只有在复位或IRQ中断服务IRQ才能被清除。0的IRQ配置为低电平识别。 |
| IRQEN | 外部中断使能，随时读取或写入。1：外部IRQ引脚连接到中断逻辑。0：外部IRQ引脚断开中断逻辑。 |
2.3.25 端口 T拉设备使能寄存器（PERT）
| 范围 | 描述 |
| PERT 0~7 | 端口T拉设备的启用使能，在输入状态下使能拉设备。如果相关的引脚用作输入，这些位配置确定是否激活拉设备。如果引脚用作输出，该位没有影响。复位后没有启用拉设备。1：拉设备上启用。0：拉设备停用。 |
2.3.26 端口T极性选择寄存器（PPST）
| 范围 | 描述 |
| PPST 7~0 | 港口T拉设备的选择 -确定输入引脚拉设备的极性。该寄存器用于选择下拉或上拉设备是否连接到该引脚。1下拉设备连接到相关的引脚，如果启用，如果引脚用作输入。0拉设备连接到相关的引脚，如果启用，如果引脚用作输入。 |
2.3.35 端口S的线或模式寄存器（WOMS）
| 范围 | 描述 |
| WOMS 7~0 | 端口S线或模式-----启用线或功能。该寄存器配置或输出引脚线。如果启用只输出低电平（开漏）。一个逻辑的“1”的电平不驱动.这个点允许多点连接的几个串行模块。这些位不会影响输入引脚的。1输出缓冲器运作为开漏输出。0输出缓冲器运作为推式输出。 |
2.3.44 模块路由注册（MODRR）
该寄存器配置对CAN0，CAN4，SPI0，SPI1，SPI2在可选端口上的重新映射。
2.3.51端口P中断使能寄存器（PIEP）
| 范围 | 描述 |
| PIEP 7~0 | P口中断使能 |
2.3.52 P口中断标志寄存器（PIFP）
\
| 范围 | 描述 |
| PIFP 7~0 | 端口P中断标志 |
2.4.2寄存器
一个配置寄存器的设置对所有端口是相同除了扩展总线接口中使用到的一些端口和ATD端口（表2-102）。所有寄存器可以在任何时候写的，但具体的配置没有使能。
2.4.4引脚中断
油口P，H和J提供引脚中断能力。中断使能以及上升的敏感性或
下降沿可以单独配置在每个引脚的基础上。在一个端口共享同一个中断所有位/引脚
载体。中断可用于配置为输入或输出引脚
产生一个中断时，在端口中断标志位寄存器和其相应的端口中断
使能位都设置。引脚中断功能也能够唤醒CPU，当它在STOP或
等待模式。
每个引脚上的一个数字滤波器，防止产生一个脉冲（图2-109），比指定的时间短
中断。最短的时间不同工艺条件，温度和电压（图2-108
表2-103）。
输入一个有效的边缘检测，如果4被动的水平连续样品4
一个活跃的水平直接或间接的连续采样。
该过滤器是不断主频总线时钟在运行和等待模式。在STOP模式下的时钟
在端口集成模块的RC振荡器产生。为了最大限度地节省电流的RC
振荡器运行只有下列条件的任何引脚上真正的单独：
样本数<= 4，中断使能（PIE= 1）和中断标志没有设置（PIF= 0）。
扫一扫
8091
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
