Cadence Allegro学习之铜皮（走粗线）的使用方法+罐铜+铜皮切割

最新推荐文章于 2024-03-09 17:30:51 发布
最新推荐文章于 2024-03-09 17:30:51 发布
阅读量1.9w 收藏 86
点赞数 14
分类专栏： Cadence 文章标签： Cadence PCB
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fengyuwuzu0519/article/details/65636187
版权

1（1）附铜全局操作


设置附铜效果

附铜菜单

任何角度铜皮

指定铜皮网络 

方形铜皮角度参数

删除鼓捣

挖铜皮

修整铜皮边界

删除鼓捣铜皮

铜皮合并

2罐铜



3电源层切割

选择走线位于anti etch层

罐铜

关闭分割线

为分割后的铜皮指定网络




4静态铜皮与动态铜皮

静态铜皮不避让

动态铜皮自动避让走线


右键可以change TYPE


【星星之火】
关注
  • 14
    点赞
  • 踩
  • 86
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Cadence的allegro下修铜皮实例-01
tianpu2320959696的博客
06-25 5859
内容：介绍allegro下修铜皮实例-01； 来源：实际使用得出； 作用：介绍allegro下修铜皮实例-01； PCB环境：Cadence 16.6； =分割线==== 立题详解： 对“Cadence的allegro”而言，在“allegro”下，对“铜皮”而言，在后期需要不断进行调整，使其满足设计需要；尤其是对“静态铜”而言，很多情况下，由“动态铜”转换为“静态铜”时，在“通孔焊盘...
ODB++_Inside_Cadence_Allegro_114_Windows_64_SA_Setup.7z
01-09
官方插件，Allegro输出ODB++的最新插件11.4版本
使用allegro绘制铜皮时，铜皮倒圆角技巧
最新发布
w101010w的博客
03-09 529
Shape Add Rect ,在这选择什么形状，画出就是什么形状，如果画成下图第一种，则可以按照前面的倒角设计，改为圆的角。Fillet选项不能修改由 Shape Add Rect 画出来的板框，用线画出的，可以用这个选项做倒角！3.打开Options面板，在Corners项下选择Round-Radius（R），设置倒角半径。修改板框大小：Setup---Outlines---Bound Outlines...4.将鼠标移至需要倒角的边缘，此时鼠标会变长带箭头的十字形状，点击，倒角成功。
Cadence学习五：覆网格铜皮.pdf
04-17
Cadence学习五：覆网格铜皮
Allegro 导出 ODB++闪退原因及解决方法.pdf
10-17
Allegro是常用的电路板设计软件，在导出ODB过程中往往会遇到异常问题，本文档给出了闪退的原因及解决方法。
ODB++_Inside_Cadence_Allegro_Windows64.zip
12-13
Cadence Allegro ODB++_Inside文件，Windows64位安装包；用于allegro导出ODB++文件用于某些软件的仿真，如：CST。
Allegro如何灌铜操作指导
weixin_54787054的博客
01-16 1031
在做PCB设计平面层的铜皮时候，会需要用到灌铜的操作，如下图。灌铜可以让铜皮自动沿着Antietch画指定网络的铜皮。
Allegro 铺铜设置
热门推荐
jiangchao3392的专栏
10-26 4万+
软件版本：Allegro16.6 敷铜： 放置禁止敷铜区域： Setup---Areas---Route Keepout: 1.标题栏选Shap->Global Dynamic Params... Shape——Polygon(绘制多边形，包括圆弧) Shape——Rectangular（绘制矩形） Shape——Circular（绘制圆） ...
Allegro学习笔记之——覆铜
羽渲专栏
06-06 9461
所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。   敷铜的意义： 1)减小地线阻抗，提高抗干扰能力； 2)降低压降，提高电源效率； 3)与地线相连，还可以减小环路面积。 4)也出于让PCB 焊接时尽可能不变形的目的，大部分PCB 生产厂家也会要求PCB 设计者在PCB 的空旷区域填充铜皮或者网格状的地线。   不
Allegro中切割/挖空铜皮步骤 及 该功能无法正常使用时的解决方案
weixin_47183491的博客
09-20 8546
Allegro进行PCB设计时切割/挖空铜皮的步骤以及该功能无法正常使用时的动态覆铜参数设置
Allegro_Export_ODB++_9.1.0_Setup
08-04
Allegro导出ODB++文件插件
Cadence allegro16.5使用技巧问题总结
08-14
Cadence allegro16.5使用技巧问题总结
Allegro网格(栅格)铜皮的实现方法.docx
06-28
Allegro网格(栅格)铜皮的实现方法 ----（或是将已经存在的实心铜皮改为网格铜皮）详细步骤图文并茂
Cadence Allegro如何关闭铺铜(覆铜)shape的显示
08-03
Allegro 能否单独关闭铺铜shape的显示而保留布线trace单独显示呢？作为如此强大的EDA设计软件，连这种功能都不能实现？您觉得呢？Follow me, 秀给你看！
Cadence Allegro学习之层叠设置+约束规则管理器+线宽规则设置+线距规则设置
风雨无阻
03-23 3万+
1层叠设置： （1）点击 （2）右键添加相关层（修改材料） （3）电源层改为负片层 （4）层与层之间的介质 （5）介质的厚度 （6）6层板 层叠设置
Cadence Allegro学习之原理图设计
风雨无阻
03-05 1万+
1入门操作 1.1新建原理图工程 1.2原理图工程以.opj结尾，原理图以.DSN后缀结束；原理图库以.OLB后缀 1.3新建多个原理图部分 右击可以设置成根原理图部分 1.4tools 下可以设置工具窗口显示与隐藏、 1.5options-P可以设置背景颜色等，设置点状与线状背景。 1.6options-D可以设置原理图纸的大小等 2制作库文件 新建librar
cadence中使用skill获取铜皮的最窄宽度
06-01
在Cadence中，使用如下的代码可以获取铜皮的最窄宽度： ``` ; 获取当前布局的顶层CellView和LayerTable对象 (setq cv (db-open-views nil (list (db-actual-name (db-current-library)) "layout" nil))) (setq lt (db-get-layer-table cv)) ; 获取铜层的层号 (setq copper-layer (db-get-layer-by-name lt "metal1")) ; 获取铜层的所有路径 (setq paths (dbGetPaths cv copper-layer)) ; 获取所有路径的最窄宽度 (setq widths (mapcar 'dbGetPathWidth paths)) (setq min-width (apply 'min widths)) (message "The minimum width of copper layer is %f." min-width) ``` 上述代码中，我们首先获取当前布局的顶层CellView和LayerTable对象。然后，我们使用db-get-layer-by-name函数获取铜层的层号。接下来，使用dbGetPaths函数获取铜层的所有路径，然后使用mapcar函数和dbGetPathWidth函数获取所有路径的宽度，并使用apply函数和min函数获取最窄宽度。最后，使用message函数在消息栏中显示最窄宽度。 需要注意的是，上述代码中获取的最窄宽度是以浮点数的形式表示的。如果需要将其转换为整数或其他单位，请进行适当的转换。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值