Makefile入门

转载 2016年05月31日 14:15:34

Makefile的写法入门心得

 

Makefile的出现使得编译过程极大地自动化了,省去了很多人工工作,非常方便。这里,小结一下写Makefile的一点小心得。嗯,对了,差点忘了一件事,同一个Makefile在不同的内核版本和Linux发行版本中不一定能发挥一样的作用,别人的Makefile可不见得就适用于自己的机器。

我先简单说一下我自己的机器: Ubuntu12.04-Kernel-3.4.5,内核是根据我自己机器的配置裁剪过的,不过估计这个影响不大,当然,大神们就别批小弟了,咱的水平还不至于写非常贴近底层的东西。

好了,开始介绍。

下面是一个在网上非常泛滥的模板,虽然泛滥,但就是没有一个人把这个模版做一个剖析,我这个菜鸟就勉强试一试好了。事前说明:如果在每一段的最前面有空格的,记住那是tab键,是Makefile里面专门用于写命令时固定的格式:

 

#Source file
SRC = ThreadQueue.cpp
#Object file
OBJ = $(SRC:.cpp=.o)
#Output execution file
PROGRAM = ThreadQueue
#Compiler
CC = g++


#Include
INCLUDE = -I/usr/include/ncurses –I/usr/include/
#Linker Parameter
LINKPARAM = -lpthread -lncurses
#Options for development
#CFLAGS = -g

#Options for release
CFLAGS = -o


all: $(PROGRAM)

$(PROGRAM): $(OBJ)

    $(CC) -o $(PROGRAM) $(LINKPARAM) $(OBJ)

.SUFFIXES : .cpp

.cpp.o:

    $(CC) $(INCLUDE) $(CFLAGS) -c $<

clean:
    -rm *.o

下面一行一行的来解析这个makefile。

首先解释第一行以及好多行都出现的“#”号,注释,完全是注释,跟C语言中的//是一样的,在标准的Linux内核Makefile中有很多内容都是帮你理解的注释。

第二行是一个变量的定义,变量名为SRC,变量定义为ThreadQueue.cpp,这样要引用变量时写作“$(变量名)”即可,就等价为变量的定义内容。

第三行注释,读读就好。

第四行这里又定义了一个变量,请注意,它的定义引用了SRC变量,同时,用到了变量替换,这里

SRC:.cpp=.o的意思是指将SRC下所有以.cpp结尾的文件的.cpp替换为.o,也就定义了要输出的所有文件。

第五行,注释的说。

第六行是定义变量,这里顺便再一提,这个就是我们在编译过程中最后要得到的东西,即ThreadQueue.o。

第七行又是注释的说。

第八行的变量定义是指CC代表的就是gcc编译器。嗯,据我自己这几天的经验,绝大部分Makefile(包括标准的Linux Makefile)都是这么写的。

第九行(这里是指有内容的第九行,不包括空行)注释的说。

第十行,又是一个变量定义,这里就得交待一件事情了:在Makefile中变量的定义是很灵活的,基本可以理解为C语言下的宏定义,你定义神马都可以,你可以用变量来定义一个文件名列表,定义一个可执行文件名,也可以把变量定义成编译器命令选项。

第十一行,注释的说。

第十二行,这里也是一个变量的定义,这个变量作为gcc编译时的编译器选项使用。

第十三至十五行皆是注释,不过这三行以及下面的第十六行还是有其他作用的,待到十六行处再讲。

第十六行,这里连带着上面的三行一起讲,看英文也应该看出来这里四行的作用了。是这样的,如果你是想自己要调试用的话,你就保留“options for develop”下面的那一行,把之前的“#”号去掉,而你要是想生成不可调试的发行版,那就选择让第十六行生效。这里,为什么会有这样的区别就涉及到gcc编译器使用选项的问题了,留做他日再写。

第十七行,all是一个标签,你可以理解成一个跳转符号,如果想让make程序在编译时执行某一个特定的指令,就可以把这个指令做成一个标签,这样在命令行里输入“make Name_of_Your_Label”就可以执行某一特定部分的编译了。

第十八、十九、二十行,来到这里就不得不提一般的Makefile的书写格式了,这也是为什么我要把三行在一起交待,如下:

目标:依赖

    命令

    ……

必须注意的是,命令前面的不是空格,而是制表符Tab,这是Makefile书写时必须遵循的规则。那我们看到上面的模板中,我们要生成的是PROGRAM所代表的变量,而所需要的依赖就是OBJ中所有的.o文件,生成时的命令是“$(CC)-o $(PROGRAM) $(LINKPARAM) $(OBJ)”,根据他们各自的变量定义可知,之一段命令可以翻译为“gcc –o ThreadQueue -lpthread –lncurses ThreadQueue.o”,其中前面带有-的几个字母都是gcc编译时的选项,改天再总结一下gcc编译器的使用。

第二十一行,这里的“.SUFFIXES”是一个伪目标,它的作用类似于一个标签,在伪目标之后的所有内容将不会被检查是否已经执行,而是将它直接执行。

第二十二、二十三行,这里.cpp.o是老式的“后缀规则”,编译器将会自动将.cpp识别为源文件后缀,而.o识别为输出文件后缀。,SUFFIXES也是习惯上用来定义后缀规则的伪目标。特别需要注意的是,后缀规则不允许任何依赖文件,但也不能没有命令。

第二十四、二十五行,这里定义了clean命令的执行规则,以及所要清除的文件的后缀名,如果你还想在clean时清除什么后缀的文件的话,就再写上”*.post_name”即可,非常方便。

 

小结:Makefile的写法还是比较复杂的,我这一篇文章只提及了很少的一点,给大家推荐一个人的博客,他曾经写过《跟我一起学写Makefile》,希望该大神的博客能对你有所帮助:http://blog.csdn.net/haoel/article/details/2886

相关文章推荐

makefile入门文档

  • 2012-10-10 09:30
  • 1.29MB
  • 下载

Makefile入门经典

  • 2012-03-16 12:33
  • 36KB
  • 下载

Makefile 入门与假目标

在嵌入式的开发中,我们经常使用了Makefile文件来编译与管理软件,本文主要介绍Makefile的入门。 1. 简单的Makefile使用。    假设我们有两个文件foo.c 和main.c ,分...

makefile入门教程

  • 2013-03-04 21:58
  • 715KB
  • 下载

makefile入门

  • 2014-05-06 17:21
  • 95KB
  • 下载

Makefile入门

目录: 一、make命令的运行过程 二、基本gcc编译命令 三、简单Makefile文件的编写 四、实例 一、make命令的运行过程     在shell的提示符号下,若输入"make",...

GCC和MakeFile入门代码一

  • 2009-11-17 15:19
  • 963B
  • 下载

gcc makeFile入门(三)JNI.rar

Makefile简单入门

作为Linux或Unix下的程序开发人员,大家一定都遇到过Makefile,用make命令来编译自己写的程序确实是很方便。一般开发情况下,大家都是手工写一个简单Makefile。下面先给一个最简单的示...

Makefile新手入门教程

  • 2008-02-25 16:16
  • 527KB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)