- 博客(6)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 链路层常见报文格式及长度
1. Ethernet帧（除去上层负载后长度为18字节）以太帧有好多种，我们最常用到的是Ethernet IIEthernet II即DIX 2.0：Xerox与DEC、Intel在1982年制定的以太网标准帧格式。Cisco名称为：ARPAEthernet II类型以太网帧的最小长度为64字节（6＋6＋2＋46＋4），最大长度为1518字节（6＋6＋2＋1500＋4）。其
2015-10-26 17:05:18
3075
转载 PGA系统设计原则和技巧之：FPGA系统设计的3种常用IP模块
9.3FPGA系统设计的3种常用IP模块 FPGA的开发工具软件，如Quartus II、ISE等，一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的，所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。 ·算术类，如乘法器、加法器、除法器等。 ·逻辑门类，如与门、或门、非门等。 ·存储器类，如FIFO、RAM、ROM、移位寄存器等。 ·I
2015-10-22 14:23:38
2337
转载 FPGA FIFO REFERENCE
1.altera fifo IP核使用 verilog代码http://wenku.baidu.com/link?url=0Fse_L33177MqKlUQ1Dlfwguz8bi8-QZ4-fhLZjM08XgAPad9WCbfxbMSBs01frgS8OlV29UT8n6KU1iYwl4-HU7FGRTdgv3thI27HGgs0C2.
2015-10-22 14:21:40
468
转载 FIFO的FPGA实现
FIFO队列是一种数据缓冲器，用于数据的缓存。他是一种先入先出的存储器，即最先写入的数据，最先读。FIFO的参数有数据深度和数据宽度。数据宽度是指存储数据的宽度。深度是指存储器可以存储多少个数据。FIFO队列有两个标志位。一个满和一个空标志位。分别表示FIFO是数据写满，还是数据读空。在数据写满状态下，数据写入是不允许的，因此在这个状态下，写入的数据无效。而数据读空状态下，数据读取是不允许的，
2015-10-22 14:13:04
17540
转载 异步FIFO的FPGA实现
本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》，同时加上一些自己的一些理解，有兴趣的朋友可以阅读原文。一、FIFO简介 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地
2015-10-22 13:55:45
1797
转载 STM32F2xx的定时器说明
TIMER的时钟不是直接来源于APB1或者APB2，而是来自经过APB1或者APB2一个倍频器后的时钟。当APBx的预分频数为1时，这个倍频器不起作用，此时定时器的时钟频率等于APBx的频率；当APBx倍频数为其他数值时(即预分频数位2,4,8,16时)，这个倍频数起作用，定时器时钟为APBx的两倍。例如AHB=60MHz，APB1为AHB的2分频，即为30MHz，则挂载在APB1下的时钟的频率为
2015-10-13 21:34:05
3754
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人