- 博客(9)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 FPGA高手设计实战真经100则——摘记
《命名规范》1、 文件头：必须包含正确的版权信息和声明。可以包含简短说明、设计工程师名字和电子邮箱、版本几对该文件进行更改的列表。格式：/*--------------------------------------------------------------------------------------------------------------
2014-09-19 20:56:54
5353
原创 《那些年，我们拿下了FPGA》摘记
spld、cpld及fpga等能实现任何逻辑的本质是，任何一个逻辑都能由多项式表示（或逼近）。多项式无非就是乘运算和加运算。而正好，与门符合乘，或门符合加。fpga扩展架构SOPC，即片上可编程系统。分为两种，一种是纯FPGA架构的SOPC，称SOPC系统。一般内嵌乘法器、乘加器、吉比特传输模块等等，可以使原来利用逻辑实现的资源消耗多、速度慢的算法得到很大的优化。另一种是围绕FPGA的
2014-09-17 09:04:06
2460
原创 fpga驱动ad9854重大bug——已解决！
今天心情还真是蛮ok，因为今天终于调出了正弦波，结束了快两三个星期的调试。但过程真是无语……
2014-09-11 00:50:34
2768
6
原创 烦躁而无奈的一次调试-记fpga驱动ad9854
写这篇东西，主要还是要发泄心中之不爽，毕竟debug不出来很影响食欲和心情，也没心情陪妹纸了。
2014-09-07 22:40:12
4012
1
原创 fpga等精度频率测量原理
测周测频存在+1误差，因为在闸门开始的时间内，计数不一定就开始了。例如测频方法，在低频时相对误差就大了。虽然有高频测频低频测周的说法，但难以确定一个界限。因此要找一个一劳永逸的频率算法。
2014-09-06 11:23:00
10777
1
原创 VHDL测试文件写法
今天偶然要写来测试芯片的。以前都是写的verilog，无奈芯片使用VHDL写的，好像不能用verilog写的测试文件去测vhd文件。所以只能现学。在这里贴出基本的格式，以后方便查阅。
2014-09-04 16:35:56
7292
原创 verilog多文件工程设计方法
之前一直是写一个文件的工程测试用，现在需要将之前写的一些文件放一起，作为多个模块，就需要有个层次设计的概念。今晚研究了一番，大概有两种方法。综合文件法和原理图方法。
2014-09-03 23:21:31
6998
原创 fpga测频原理和verilog代码
总的来说，fpga测量频率有两种算法，就是常说的测频和测周。专门翻了一下《电子测量》课本找定义，测频是在一段闸门时间内对输入信号周期进行计数，而测周则相反，是在输入信号的时段内，对标准信号周期进行计数。可以理解为，测频是用慢时钟测高频，测周是用用快时钟测低频周期。这种理解也符合“高频测频，低频测周”的说法。就以测频算法为例写程序。难点是对闸门开始和结束标志的捕获。那我们可以用低频信号时
2014-09-03 12:03:58
9220
空空如也
怎么检测到客户端关闭浏览器页面并销毁session？
2016-03-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人