整体方案

原创 2015年11月21日 15:52:16

方案1:

本来一开始考虑的是在ARM和FPGA之间复用SDRAM的,如下图所示,这样FPGA在高速下采集到的数据可以直接放入到SDRAM中,然后ARM可以直接从SDRAM中取数据来进行处理,ARM和fpga之间的地址/数据总线作为ARM和fpga之间的控制信号来用,有点像通信网中的数据与信令分离的那种方式,可是最后还是舍弃了这种方案,原因是因为:

1.在ARM 和FPGA之间复用sdram,如果存在ARM在读,而FPGA这一时刻正在写的情况的时候就会有冲突,这个该怎么处理,必须在ARM和FPGA之间有同步信号,也就是说当ARM要读取SDRAM中的数据的时候,必须先通知FPGA停止写数据,FPGA在接收到信号后,还要先将FPGA和SDRAM之间地址/数据总线设置为高阻态,然后再发送信号给ARM, 这个时候ARM 才能读取数据,但是这样FPGA采集到的数据会有所丢失。

2. 采用两片SDRAM实现乒乓机制。


考虑到这个方案实现起来还是有一定难度,而且也是第一次来自己做板子,所以还是决定放弃这个方案,等以后有经验了看能不能再实现本方案。




方案2:

还是将SDRAM只放置在FPGA侧,ARM和FPGA之间通过地址/数据 总线的方式来交换数据,可以把FPGA当做ARM的一个存储设备将FPGA挂载到ARM的一个BANK上,首先通过FPGA来读写SDRAM中的数据,然后ARM来读取FPGA的数据,或者在FPGA内部直接将SDRAM连通到ARM,FPGA做一个透传(这个还不明白能不能这么做,怎么做),其他功能模块如图所示:



目前还是选择方案2。






版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

SDRAM电路设计详解

 UDQM、LDQM:数据输入输出屏蔽引脚。 用于在读模式下控制输出缓冲,在写模式下屏蔽输入数据。 LDQM,UDQM这些信号线是为了实现字节访问和半字访问,LDQM控制低八位,UDQM控制...

ARM中SDRAM的控制(以AT91Sam9260为例)

 SDRAM即同步动态RAM :所有输入信号均在时钟上升沿被采样,需要动态刷新保持数据1、重要的连接信号:a、  RAS:行地址锁存b、  CAS:列地址锁存c、  WE:写使能d、  DQ0-DQ1...
  • cskywit
  • cskywit
  • 2011年02月28日 22:07
  • 2982

SDRAM的总结

Memory Controller(Linux+mini2440)http://kinglaw05.blog.163.com/blog/static/59683314201012611148949/简...

ARM外设flash及SDRAM的地址连接

先提一下位宽的概念,对于具体器件而言,它的位宽是一定的,所谓位宽,指的是“读/写操作时,最小的数据单元”──别说最小单元是“位”,一般设备上没有单独的“位操作”,修改位时通过把整个字节、字或双字读出来...
  • mengdg
  • mengdg
  • 2015年10月12日 09:18
  • 1138

知客CRM整体解决方案

  • 2016年06月27日 07:54
  • 1.84MB
  • 下载

电力企业信息化系统之调度信息报送系统整体解决方案

调度机构信息报送与披露工作是电力监管机构对电网公司业务监管的重要方式,是发电企业及时了解电网及其它发电企业运行情况的重要途径,有助于加强厂网协调,保证电网安全稳定运行。必然的趋势。采用网上直报方式,不...

制药企业核算报表系统整体方案

  • 2015年12月08日 15:48
  • 753KB
  • 下载

Discuz! BBS缓存整体方案[转载]

DZ的缓存方案是经典之作,不论是系统的主动缓存还是帖子内容的被动缓存。在我前面的博文【[原创]Discuz!BBS的主动缓存和被动缓存】里所讲述的是DZ的缓存常用的一种方法,下面再说在DZ系统里如何决...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:整体方案
举报原因:
原因补充:

(最多只允许输入30个字)