FPGA
庆田
啥也不会
展开
-
PLL和DLL:都是锁相环,区别在哪里?
点击打开链接转载 2011-07-22 22:39:32 · 779 阅读 · 0 评论 -
关于ALTERA提供的FIFO核使用原理
点击打开链接转载 2011-09-09 16:27:01 · 1601 阅读 · 0 评论 -
fifo 以及几个信号的理解
Altera provides FIFO functions through the parameterizable single-clock FIFO(SCFIFO) and dual-clock FIFO (DCFIFO) megafunctions 用Qua原创 2011-09-09 16:18:27 · 13638 阅读 · 4 评论 -
Nios II程序下载到Flash的方法
Nios II程序下载到Flash的方法转载 2011-08-10 21:32:13 · 1250 阅读 · 0 评论 -
PLL和DLL:都是锁相环,区别在哪里?
一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样的家伙。DLL是基于数字抽样方式,在输入时钟和反馈时钟之间插入延迟,使输入时钟和反馈时钟原创 2011-08-10 21:16:29 · 7763 阅读 · 0 评论 -
Xilinx可编程逻辑器件设计与开发(基础篇)
点击打开链接关于xilinx开发的一些工具的使用和图解原创 2011-09-13 10:57:04 · 1280 阅读 · 0 评论 -
Error: Can't recognize silicon ID for device 1
Error: Can't recognize silicon ID for device 11。确认你的QII中选择的配置芯片是否和电路板中的芯片一致2。检查你的下载线是否损坏,据说下载线长不应该超过30CM 但是我自己做的大概有50CM也可以正常使用3。确定你的原创 2011-08-16 15:53:06 · 15803 阅读 · 0 评论 -
Altera Device LVDS support notes
Altera 器件的LVDS接口,一向都挺雷人的。真不知道芯片设计工程师出于什么考虑,把简单问题复杂化。Anyway, 记录一下芯片PIN上对于LVDS的支持,先。 Cyclone系列:1. CI和CII,没有Altera所谓的“true原创 2011-08-20 23:28:48 · 3597 阅读 · 0 评论 -
pcie dma的玩法
There is some issue with the implement script. So I took the manual steps. 1. Created the pcie core using core generator. 2.原创 2011-08-22 14:15:37 · 2357 阅读 · 2 评论 -
PHY
PHY指物理层,OSI的最底层。 一般指与外部信号接口的芯片。 以太网PHY芯片 。小小的不起眼但又无处不在的网卡。如果在5年前,或许网卡与您无关,但在如今这网络的时代,无论是上网冲浪还是联网玩游戏,都离不开网卡,更何况,就算您不食人间烟火,多数主板上也会为您集成一块板载网卡。所转载 2011-08-23 22:45:55 · 658 阅读 · 0 评论 -
xilinx文件
*.bit 下载配置文件。*.bld 报告文件。*.edn 综合后生成的网表文件。*.dly 异步延时报告对于最坏的20个路径。*.fdo 自动创建的仿真宏文件。*.fnf 文件为floorplan 文件。*.mpf 文件来存储对设计的物理约束。*.m原创 2011-08-24 17:22:04 · 1378 阅读 · 0 评论 -
pcie相关视频 http://xilinx.eefocus.com分享
pcie相关视频原创 2011-08-24 23:38:19 · 1445 阅读 · 0 评论 -
****pcie编译时候注意事项***
键入以下命令:set path=%path%;C:\Xilinx\12.2\ISE_DS\ISE\bin\nt64bit操作系统请将nt改为nt64这是一个已经设置好环境变量的cmd窗口按照文档继续执行原创 2011-08-24 23:36:27 · 632 阅读 · 0 评论 -
pcie 的bar和dma bar2
PCI Express 内核保留了系统地址空间,其可具有高达8 个参考基址寄存器(BAR)。每个BAR 存储参考存储器段的开始地址。标准的PCI Express 应用一般使用 BAR0 和 BAR1 作为链路的标准参考。您也可以规定其它BAR 来替代。 BAR原创 2011-08-26 14:46:18 · 7941 阅读 · 1 评论 -
dma_performance_demo 结构
参考文档《xapp1052》《基于Xilinx PCIe Core的DMA设计》《Discover How to Design a Virtex™-5 PCI Express®Application with DMA Engine》等等。。原创 2011-08-28 15:45:57 · 1855 阅读 · 0 评论 -
pcie设备核心请求四种空间访问
事物是在pcie请求者和完成者之间完成的,利用四种独立的地址空间:存储器地址空间、io地址空间、配置地址空间和消息地址空间;1:存储器地址空间。事务类型为读写操作类型。传输数据至系统存储器映射的某一个单元或者从系统存储器映射的某一个单元中读取数据。该协议还支持锁定的存储器读事原创 2011-08-26 09:55:02 · 7296 阅读 · 0 评论 -
【引用】关于ALTERA提供的FIFO核使用原理
本文引用自Suinchang《关于ALTERA提供的FIFO核使用原理》ALTERA提供了LPM_FIFO参数宏模块,可以在代码中例化使用。FIFO有两种工作模式:(1)SCFIFO,(2)DCFIFO其中SCFIFO指读写用一个时钟进行同步,原创 2011-09-09 16:25:32 · 4691 阅读 · 0 评论 -
altera的FPGA芯片中的PLL使用
pll的简单设置转载 2011-08-10 21:20:03 · 3516 阅读 · 1 评论 -
FPGA控制SATA
点击打开链接转载 2011-07-26 01:01:49 · 1169 阅读 · 0 评论 -
RocketIO及其在高速数据传输中的应用
点击打开链接转载 2011-07-26 22:40:09 · 732 阅读 · 0 评论 -
RocketIO
RocketIO是Virtex2 Pro以上系列中集成的专用高速串行数据收发模块,可用于实现吉比特的数据传输,适用于多种高速数据传输协议;1.光纤口:RocketIO在Aurora协议中实现应用;2、pcie:RocketIO在PCI Express协议中实现应用,管腿接pcie原创 2011-07-26 23:57:21 · 1423 阅读 · 0 评论 -
仅应用于内部互连的PCIe
PCI Express,点击打开链接转载 2011-07-27 11:17:27 · 424 阅读 · 0 评论 -
高速串行总线技术发展与应用分析
点击打开链接以太网、PCI Express和RapidIO这三种高速串行标准转载 2011-07-26 23:15:26 · 700 阅读 · 0 评论 -
Arria系列FPGA简介
ARRIA系列FPGA介绍原创 2011-07-26 22:41:39 · 510 阅读 · 0 评论 -
PCI总线和PCIE总线的差异
由于公司产品一直以X86架构为基础发展,在前几年中一直受到ASIC、NP架构等厂商的攻击,但是随着技术的发展,在PCI-E架构出现后,效率的瓶颈得以突破。最初PCI总线是32bit,33Mhz,这样带宽为133Mbps。接着因为在服务器领域传输要求Intel把总线位数提高到64,转载 2011-07-26 23:10:40 · 3871 阅读 · 0 评论 -
以太网和rapidio
以太网和RapidIO之深度比较转载 2011-07-26 23:13:27 · 1242 阅读 · 0 评论 -
DMA解释
DMA解释转载 2011-07-29 00:15:44 · 473 阅读 · 0 评论 -
对于rocketio和rapidio有模糊认识的可以参考以下文章
《基于FPGA实现的高速串行交换模块实现方法研究》原创 2011-07-28 00:49:39 · 3898 阅读 · 0 评论 -
pci总线
在一个PCI应用系统中,如果某设备获得了总线控制权,那么这个设备成为“主设备”,而被主设备选中的设备称为“从设备”或者“目标节点”。PCI设备的数据传输常见的硬件数据传输机制有三种,程控I/O、直接存储器存取(DMA)和共享内存缓冲区的方式,设备可以使用它们在CPU或原创 2011-08-03 00:01:12 · 821 阅读 · 0 评论 -
总线乔芯片
Expresslane™ PCIe Switches(Gen2) PEX 8696、PEX 8680、PEX 8664、PEX 8649、PEX 8648、PEX 8647、PEX 8632PEX 8624、PEX 8619、PEX 8618、P原创 2011-08-03 23:53:06 · 1664 阅读 · 0 评论 -
nios驱动
对于有的器件控制器,所谓的驱动程序就是使用altera自己的api函数,直接驱动芯片接口就可以,这类似于驱动程序。如flash接口驱动程序。我们可以参考nios外设的手册。 另外就是sopc builder中没有集成的非标准的外设,这时候我们基本上会使用类似于io原创 2011-09-03 22:37:00 · 854 阅读 · 0 评论 -
FPGA收发器
所谓收发器,是在高速通信中所采用的发送器和接收器组合。我所说的高速,是指每秒100 Mbits到每秒Gbits的范围。采用收发器后,可以根据具体应用,在通信中使用各种不同的物理介质。这张幻灯片列出了一些例子。它可以是电路板传输或者背板传输,以及光纤和电缆传输等。它们应用在系统的P原创 2011-08-17 00:43:01 · 2018 阅读 · 0 评论 -
NIOS开发结构基础构思
nios开发结构构思 这片文章中会解释为什么会使用c比使用vhdl或者verilog在大型复杂系统存在明显优势。。。转载 2011-08-09 20:08:18 · 626 阅读 · 0 评论 -
如何使用xilinx pcie的源代码
采用AVNET公司的Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 XC5VSX95T-FF1136的板子。采用ISE11.3环境。步骤:一,建立一个ISE工程:BMDforPCIE工程的建立方法:原创 2011-08-19 00:29:48 · 7698 阅读 · 1 评论