verilog 捕捉上升沿下降沿

原创 2016年08月29日 23:52:00

捕捉btn的下降沿

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b0;
    btn2 <= 1'b0;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end

wire out = ~btn1& btn2;      //检测下降沿

endmodule


@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b1;
    btn2 <= 1'b1;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end


wirt out = btn1& ~btn2;  //检测上升沿

endmodule



版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

verilog入门经验(三)取某个信号的上升沿或下降沿信号

取一个信号的上升沿或下降沿信号,可以通过将信号delay后,然后将原信号和delay信号,通过不同的与非操作,获取上升沿信号或下降沿信号: reg delay;        // delay信号 a...

Verilog一种检测信号上升沿的方法

在always@()模块下,不能再使用always@来检测上升沿或者下降沿,但有一种小算法,分享一下。 假设要检测en的上升沿: always@(posedge clk)begin     en...

FPGA 学习之路(五)边沿检测技术

通过边沿采样技术实现上升沿捕获进而实现外部信号的上升沿触发。边沿检测电路的实现方法。

FPGA基础之脉冲边沿检测原理verilog版本

最近一直忙着找工作。哎,希望保佑我通过二面吧。 verilog的脉冲检测方法一直在用,就那几句话,但一直没想他的原理,今天一个同学说笔试的遇到这个了,我一想,要我写还真写不出来,不懂原理,怎么写啊。死...
  • lg2lh
  • lg2lh
  • 2012-10-23 21:56
  • 10404

水位上升与下降

  • 2015-09-05 15:31
  • 271KB
  • 下载

noip2004 合唱队形 (最长严格上升子序列+最长严格下降子序列)

P1098合唱队形 Accepted 标签:动态规划 LISNOIP提高组2004 描述 N位同学站成一排,音乐老师要请...

九度OJ 1131:合唱队形 (DP、最长上升下降序列)

时间限制:1 秒 内存限制:32 兆 特殊判题:否 提交:2865 解决:881 题目描述: N位同学站成一排,音乐老师要请其中的(N-K)位同学出列,使得...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)