verilog 捕捉上升沿下降沿

原创 2016年08月29日 23:52:00

捕捉btn的下降沿

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b0;
    btn2 <= 1'b0;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end

wire out = ~btn1& btn2;      //检测下降沿

endmodule


@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@

module( in , out , clk , rst_n)

input in;

input clk;

input rst_n;

output out;


reg btn1;

reg btn2;


always @(posedge clk or negedge rst_n)  
  if(!rst_n) begin
    btn1 <= 1'b1;
    btn2 <= 1'b1;
   end
  else begin
    btn1  <= in;
    btn2  <= btn1;    
   end


wirt out = btn1& ~btn2;  //检测上升沿

endmodule



版权声明:本文为博主原创文章,未经博主允许不得转载。

verilog入门经验(三)取某个信号的上升沿或下降沿信号

取一个信号的上升沿或下降沿信号,可以通过将信号delay后,然后将原信号和delay信号,通过不同的与非操作,获取上升沿信号或下降沿信号: reg delay;        // delay信号 a...

FPGA基础之脉冲边沿检测原理verilog版本

最近一直忙着找工作。哎,希望保佑我通过二面吧。 verilog的脉冲检测方法一直在用,就那几句话,但一直没想他的原理,今天一个同学说笔试的遇到这个了,我一想,要我写还真写不出来,不懂原理,怎么写啊。死...
  • lg2lh
  • lg2lh
  • 2012年10月23日 21:56
  • 11061

Verilog一种检测信号上升沿的方法

在always@()模块下,不能再使用always@来检测上升沿或者下降沿,但有一种小算法,分享一下。 假设要检测en的上升沿: always@(posedge clk)begin     en...

PID算法实现(转)

工业控制中常用算法   一个比较典型的PID处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理...
  • bmbm546
  • bmbm546
  • 2012年01月12日 17:58
  • 3654

异步复位同步释放

1,异步复位与同步释放的区别http://www.doc88.com/p-7178911994213.html 2,为什么要异步复位?结构简单,节省资源——(待深度挖掘,为什么就结构简单了呢?)3,...

水位上升与下降

  • 2015年09月05日 15:31
  • 271KB
  • 下载

最长上升子序列、最长下降子序列的DP算法由O(n^2)到O(nlogn)算法实现及其优化

为了更好的介绍O(nlogn)算法,我们回顾一下一般的O(n^2)的算法。 令A[i]表示输入第i个元素,d[i]表示从A[1]到A[i]中以A[i]结尾的最长子序列长度。对于任意的0 DP状态...
  • Wall_F
  • Wall_F
  • 2012年12月14日 17:10
  • 15607

LabVIEW 上升沿 下降沿 判决节点

  • 2009年05月07日 21:27
  • 14KB
  • 下载

noip2004 合唱队形 (最长严格上升子序列+最长严格下降子序列)

P1098合唱队形 Accepted 标签:动态规划 LISNOIP提高组2004 描述 N位同学站成一排,音乐老师要请...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:verilog 捕捉上升沿下降沿
举报原因:
原因补充:

(最多只允许输入30个字)