2008年04月25日
QuestaSim是第一个基于标准的单核验证引擎，集成了一个HDL模拟器，一个约束求解器，一个判断引擎，功能覆盖，以及一个通用的用户界面。阅读全文>
发表于 @ 2008年04月25日 11:37:00|收藏
2007年10月10日
Every design verification technique requires coverage metrics to gauge progress, assess effectiveness, and help determine when the design is robust enough for tapeout. At every step of the way and with every bug-finding technology and tool, verification engineers assess coverage results and make critical decisions on what to do next.
In fact, for the verification of large, complex system-on-chip (SoC) designs, coverage metrics and the responses to them guide the entire flow. The term "covera阅读全文>
发表于 @ 2007年10月10日 20:34:00|收藏
To be documented in the forthcoming, co-authored SystemVerilog Verification Methodology Manual (VMM), ARM and Synopsys are jointly developing a unified methodology for coverage-driven SoC verification. This article explains how the methodology, based on SystemVerilog, will benefit both SoC designers and IP developers alike.
阅读全文>
发表于 @ 2007年10月10日 19:31:00|收藏
In today’s fast growing Systems-on-Chip (SoC), incomplete or ineffective DFT support due to poor specification or loose design practices can quickly become the critical path to making market windows and delivering products within cost restrictions.
This paper will introduce a unified DFT Verification Methodology, aimed at providing a complete, methodical and fully automated path from test specification to DFT closure. We will also examine the benefits of this approach, looking at how this met阅读全文>
发表于 @ 2007年10月10日 19:28:00|收藏
This paper describes the process and tools used in the verification of a family of Secure Digital (SD) IP cores. The verification process described included SystemC verification, RTL simulation and emulation of the SD IP on an ARM Integrator platform. 阅读全文>
发表于 @ 2007年10月10日 19:11:00|收藏
本文简要介绍了目前常用的一些验证方法学和每个验证方法学的特点。阅读全文>
发表于 @ 2007年10月10日 12:23:00|收藏
2007年10月08日
简单明了的Verilog硬件描述语言是一种纯粹的为IC设计人员开发的语言，它包含用于生成一个综合到门级所需IC网表的所有构件。但是对今天极度复杂的IC设计而言，它已无法满足验证领域的需求。
几年前，Accellera的SystemVerilog工作组开始寻求在Verilog基础之上创建一种新的设计语言，并通过增加一系列丰富的验证性能对其进行扩展。这种努力在去年12月结出硕果，IEEE批准了SystemVerilog P1800标准。
现在，SystemVerilog已是一个实实在在的IEEE标准，那么，谁在使用它进行IC验证呢？他们又正在如何使用它？为什么需要用它来进行验证？使用SystemVerilog进行验证有多困难或多容易？它又采用了怎样的基础架构以使得它对设计人员有用？ 阅读全文>
发表于 @ 2007年10月08日 22:42:00|收藏
2007年10月06日
嵌入式应用包括信号处理算法与控制算法，在多种实时嵌入式系统中，这两种算法共同执行必需的功能，因此我们应了解控制算法与数字信号处理器 (DSP) 算法是如何实现互操作性的。在手机和 MP3 播放器等应用中，要解决上述互操作性问题，传统做法是分别用 RISC 处理器和DSP来处理控制算法与信号处理算法。例如，在手机中，信号处理功能负责处理音视频应用中的回声消除与编解码工作。由于DSP 架构是专门设计用于执行信号处理算法的，因此信号处理算法在 DSP 上的 运行效率很高；而手机中的控制软件则负责执行状态机，即控制用户界面、键盘及其它非信号处理功能。阅读全文>
发表于 @ 2007年10月06日 10:42:00|收藏
2007年10月04日
在开发汽车行驶记录仪过程中，因为汽车车况比较复杂，干扰源比较多，记录仪记录汽车各种状态复杂、有效时间要求长，而且有些客户要求在国标功能的基础上扩展功能。因此整个系统硬件资源需求火，外挂接口多，普通单片机很难满足要求，而LPC2294是基于ARM内核32位处理器，外围接口丰富，很好的满足了系统要求。阅读全文>
发表于 @ 2007年10月04日 15:04:00|收藏
IP验证是电子设计工程师目前面临的主要挑战之一。为了使自己的产品在竞争中脱颖而出，人们正在将越来越多的功能集成到产品中，其中包括模拟/混合信号电路、片上系统、嵌入式处理器及其软件等。由于验证一个设计所需的时间会随着设计复杂度的增加而成倍增加，为了有效地验证高度复杂的电路同时确保设计周期得到合理保证，以及避免设计计划处于风险境地，设计师需要一种更加有效、可靠的验证方法。 阅读全文>
发表于 @ 2007年10月04日 13:44:00|收藏
2007年09月24日
在系统级芯片设计中，设计验证是一项十分重要的工作。传统的验证方法虽然比较简单，但对设计工程师要求很高，而且验证时间过长。本文介绍开放式设计和验证语言SystemC，通过该语言可实现RTL测试平台的复用，降低验证成本，缩短验证时间。阅读全文>
发表于 @ 2007年09月24日 16:10:00|收藏