- 博客(4)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 移植servfox和spcaview遇到的一些问题
前提是已通过nfs将共享目录挂载到了开发板上一、移植servfox我用版本是servfox-R1_1_3.tar.gz1，进入servfox-R1_1_3目录修改Makefile.arm为Makefile2，修改Makefile文件SERVFLAGS= -O2 -DLINUX $(WARNINGS) –I /home/linux-2.6.12/includemake成功3，
2012-04-30 20:06:48
1775
转载 Quartus错误与警告分析！
(一)Quartus警告分析！ 1.Found clock-sensitive change during active clock edge at time on register ""原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vec
2012-04-21 10:37:41
5257
转载 一篇好文: VHDL 编程的一些心得体会
VHDL 是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language。 与另外一门硬件描述语言 Verilog HDL 相比，VHDL 更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且 VHDL 具有设计重用、大型设计能力、可
2012-04-18 10:56:57
2831
转载 stdarg.h中三个宏va_start ，va_arg和va_end
#include #include const int N=5;using namespace std; void Stdarg(int a1,...){ va_list argp; int i; int ary[N]; va_start(argp,a1); ary[0]=a1; for(i=1;i
2012-04-12 21:03:20
668
IEEE1588V2
2018-10-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人