CPLD 是什么?

翻译 2015年07月10日 12:16:56

复杂可编程逻辑器件 (CPLD )由完全可编程与/或阵列以及宏单元库构成。 与/或阵列可重编程,能够执行众多逻辑功能。宏单元是执行组合逻辑或时序逻辑的功能块,同时还提供了真值或补码输出和以不同的路径反馈等更高灵活性。

传统上, CPLD 采用模拟传感放大器来提高架构性能。This performance boost came at the cost of very high current requirements.Xilinx推出的CoolRunner™-II CPLD 采用创新型全数字内核,能够以极低的功耗达到同样的性能水平。 这样,设计人员能够采用同一CPLD 架构实现高性能和低功耗两种不同设计。

避免采用模拟传感放大器还使架构具有可扩展能力,这样随着工艺技术一代一代的进步,不仅/大幅降低了成本,而且还实现了特性增强。

CPLD 块结构

CPLD 块结构
点击查看详情
CPLD 的优势

由于 CPLD 拥有独特的性能,可在系统设计中执行一系列有用的功能;作为可编程逻辑解决方案的市场领先者, Xilinx 提供齐全的解决方案,满足设计者的 CPLD 需求。

Advanced reprogrammable devices
  • 立即修改您的设计,多次修改零成本
    • 加速产品上市进程
  • 可在何时何地构建可重编程的系统、修正 ASIC 错误、更新系统功能
    • 节约时间、降低开发成本、简化设计
  • 高性能、低功耗
  • 最大范围的封装选择
  • 高级系统特性
  • 每个宏单元 I/O 数量最多
简单易用
  • 轻松装入现有设计流程
    • 节约时间、降低成本、简化设计
  • 功能强大的免费 - ISE® WebPACK™ 设计工具提供了用于开发所有 Xilinx CPLD 产品的最完善、简便易用的桌面软件解决方案。
低成本
  • 可重编程以修正系统错误
  • 置换 TTL 与 ASSPs ,降低开发板组件并提升可靠性
    • 降低设计成本、系统成本和维护成本
非易失性
  • 断电模式下也能编程
  • 当系统上电时 CPLD 功能立即可用
  • 存储的设计内容几乎不可能被窃取
    • 提高安全性、简化设计

Xilinx CPLDs

无论您是要实现低功耗、高性能还是两者兼备,Xilinx 的 CPLD 解决方案均能帮助您轻松应对设计挑战。 此外,您可以进入下一步,通过/在线商店购买 CPLD 器件或开发板。

特性 CoolRunner-II CPLD XC9500XL
核心电压 1.8 3.3/2.5
宏单元 32-512 36-288
I/O 21-270 34-192
I/O 容限 1.5V、1.8V、2.5V、3.3V 5.0V (XL)、3.3V、2.5V
TPD / ƒ max  (最快) 3.8/323 5/222
超低待机功耗 28.8µW* 低功耗模式
I/O 标准 LVTTL、LVCMOS、HSTL、SSTL LVTTL、LVCMOS

*利用 CoolRunner-II 高级特性 DataGATE,可实现最低的系统功耗。

利用 CPLD 进行设计

了解 CPLD 使用的特性与优势, 有助于简化设计、降低开发成本并加速产品上市进程。

选择 CPLD

在为设计选择合适的 CPLD 的过程中,需要考虑以下几个方面(其优先次序依设计的不同而不同):

  • 密度与 I/O
    • 通过将您的设计提交到免费下载的 ISE® WebPACK™ 软件,您可确定您的设计所需要的 Xilinx CPLD 的规模(逻辑密度和 I/O)。
  • 性能
    • Xilinx CPLD 有多种速度级别,因此您只需购买您所需性能的 CPLD 器件。利用 ISE WebPACK 确定器件的速度级别以满足您系统的时序要求。
  • 电压和功耗
    • 不同的 Xilinx CPLD 系列具有不同的电压(电源和 I/O)和功耗(静态和动态)要求。
  • 封装
    • Xilinx CPLD 采用廉价的 QFP 封装、超小型芯片级封装, 以及 I/O 数量较多的 BGA 封装等多种封装形式。
选择软件包
  • 要实现基本的 CPLD 设计,您需要下载免费的ISE WebPACK 软件工具。除了 ISE WebPACK 软件工具外,Xilinx 还提供了多种软件包,以满足不同的设计要求。
实现设计

选好 CPLD 器件并下载了必要的软件后,下一步就是设计的实现。设计实现包括: 设计实现包括:

  • 设计输入
  • 对原型进行编程和测试
  • 技术文档
购买 CPLD

有几种购买 Xilinx 解决方案的方法:

这两种渠道都提供芯片、软件、编程硬件及其它产品和资源。Xilinx 销售办事处和客户 支持中心可以保证使用 Xilinx CPLD 是一次简单而令人满意的体验。


>> 了解更多有关 CPLD 性能与设计的信息

CPLD 解决方案和服务

设计环境和支持资源是 CPLD 设计环境的关键组成部分,因为他们能够快速而又准确的完成您的设计。Xilinx 提供了业界最全面的解决方案,包括:

资源 说明
开发板与套件 Xilinx 开发套件提供开箱即用的设计方案,帮助评估和架构您的设计。
技术文档 齐全的应用笔记、数据表和参考设计为您提供开始设计所需的技术支持。
IP Xilinx 及其合作伙伴提供了上百个免费的与付费的、通过了验证且保证满足时序参数的知识产权(IP)核,这样就缩短了您的设计周期,并允许您将精力集中到设计的增值组件上,而非标准兼容性上。
软件与设计工具 一整套软件工具,提供了无缝、全面的、从设计输入到配置(对 CPLD 进行编程)的设计流程。要实现基本的 CPLD 设计,您需要下载免费的ISE WebPACK 软件工具。
培训 Xilinx 实践培训计划旨在为您提供立即着手设计所需的基础知识。

相关文章推荐

CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念

1.信号完整性(Signal Integrity):就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。 2.传输线(Transmission...

FPGA/CPLD工作原理

FPGA和CPLD是可编程逻辑器件的典型代表。我们可以通过软件对其硬件结构进行重构(是不是很神奇?变形金刚?),而不必像传统方式那样,每次做电路、升级电路都要重新买器件、焊电路。FPGA:Field-...

CPU通过SMC控制CPLD

CPU通过对CPLD寄存器的读写,来控制风扇PWM信号的占空比以及读出反馈的风扇转速。在一些项目中,CPU通过GPIO模拟的方式对CPLD进行选址和传送数据。这里通过Local Bus将EPLD映射...

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量 工作中遇到的问题,芯片级的资源有限制,没办法只能改进逻辑单元综合电路逻辑。 一....尽量不要使用"大于""小于"这样的判断语句, 这样会明显增加使用的逻辑单...

FPGA与CPLD

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的...
  • zmq5411
  • zmq5411
  • 2011年02月26日 13:14
  • 856

基于CPLD的高分辨率AD转换电路设计

基于CPLD的高分辨率AD转换电路设计来源:维库随着科技的飞速发展、高分辨率的数模混合电路的应用不断深 入,电路设计日趋复杂,精度越来越高,所以高精度AD转换电路的设计就成了仪器仪表及各种测量控制系...
  • nemoium
  • nemoium
  • 2011年01月27日 10:33
  • 360

Difference Between FPGA and CPLD

With all the vast improvements in technology, a lot has been happening that most people won’t really...

CPLD 与AVR通信 PWM控制程序

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.al...

TMS320F28335之外部接口与CPLD通信问题

系统原理 我用CPLD采集AD数据,利用XINTF接口将数据传输到DSP,CCS观察DSP地址数据。系统框图如下所示。 其中28335的XINTF采用16位数据总线连接。 GPIO端口设置...

CPLD/FPGA/Verilog_FPGA设计的四种常用思想与技巧

乒乓操作  “乒乓操作”是一个常常应用于数据流控制的处理技巧,典型的乒乓操作方法如图1所示。   乒乓操作的处理流程为:输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区,数据缓冲模块...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:CPLD 是什么?
举报原因:
原因补充:

(最多只允许输入30个字)