MC9S12XS128硬件底层驱动_set_bus_clk.c(总线时钟设置实现)

最新推荐文章于 2020-11-03 16:19:00 发布

lxiongh

最新推荐文章于 2020-11-03 16:19:00 发布

阅读量2.5k

点赞数

分类专栏：飞思卡尔文章标签： system os 工作 c

本文链接：https://blog.csdn.net/lxiongh/article/details/6365170

版权

这段代码是为MC9S12XS128微控制器编写的硬件底层驱动，用于设置系统总线时钟。根据不同的时钟频率（16MHz, 32MHz, 40MHz...到120MHz），通过配置PLLCTL、SYNR、REFDV和POSTDIV等寄存器来调整系统工作在相应的时钟速度，并确保PLL稳定后再切换到PLL模式。" 133153227,5814479,自定义CSS3滑块特效实现,"['CSS', 'CSS3', '前端框架', '用户界面', '交互设计']

摘要由CSDN通过智能技术生成

/************************************************************************** SYSU-ROBOT-2011 SYSU-LXIONGH VERSION 1.0 LAST UPDATE: 2011年03月08日 -------------------------------------------- Code Warrior 5.0 Target : MC9S12XS128 Crystal: 16.000Mhz **************************************************************************/ //========================================================================= //Last Updated:2011.03.08 // 增加的功能： // 1. 设定系统工作在xxMHZ bus clock时钟下; //========================================================================= #include "set_bus_clk.h" #if OS_BUS_CLK == 16 void SetBusClk(void) { CLKSEL=0X00; // disengage PLL to system PLLCTL_PLLON=1; // turn on PLL SYNR=0x00 | 0x01; // VCOFRQ[7:6];SYNDIV[5:0] // fVCO= 2*fOSC*(SYNDIV + 1)/(REFDIV + 1)