需求: 在systemverilog 的string看是否存在某个字节或某段字符串
其实请前辈说match也不算是sv的语法了,而且只IEEE中确实也没有该function, 不过可以实现上面所需,用的时候可能会受simulator 的影响。
eg:
program string_test;
string str = "add16_rri";
initial begin
if(str.match("16")) begin
$display("match success");
end else begin
$display("not match success");
end
if(str.match("abc")) begin
$display("match success");
end else begin
$display("not match success");
end
end
endprogram
result:
match success
not match success
$finish at simulation time 0