AR# 66788 Design Advisory for MIG 7 Series DDR3 - DQS_BIAS is not properly enabled for HR banks

转载 2017年01月03日 11:03:58

Description

This Design Advisory is being released as a notification of calibration failures that have been seen within MIG 7 Series DDR3 designs meeting ALL of the following criteria:

  • Memory interface in a High Range (HR) I/O bank
  • Memory interface frequency of 400Mhz and higher
  • Memory interface IP version 2.3 or later
  • Vivado version prior to 2016.1

MIG 7 series DDR3 designs NOT meeting all of the above criteria are unaffected by this Design Advisory.

A device model issue has been found for DDR3 HR bank designs starting with MIG v2.3 released with Vivado 2014.4. 

The model issue results in internal I/O termination not being enabled on DQS differential I/O pairs. This can result in the DQS preamble being improperly detected during DQSFOUND calibration, resulting in calibration failures during OCLKDELAYED and MPR Read Leveling calibration phases.

This incorrect preamble detection can only occur during calibration. Therefore, if a design passes calibration, the problem will not appear later during operation.

 

Xilinx recommends that all affected customers apply the fix. Not applying the patch might lead to intermittent calibration failures.

For products already deployed in the field, the update is recommended but not required. For production designs with new shipments and all new designs, the update is recommended.

Solution

This Design Advisory includes a Vivado patch that updates the DQS HR I/O model.

The AR66788_vivado_201x_x_preliminary_rev2.txt file delivered with the patch includes the steps for patch installation. This issue is fixed in Vivado 2016.1 and a patch will no longer be required.

Please note, after applying the software patch, only Generate Bitstream needs to be re-run. The design does not need to be re-synthesized or re-implemented.

Note: An earlier patch, AR66788_vivado_201x_x_preliminary_rev1.zip, is only applicable for bitstream generation, hence it must be replaced with AR66788_vivado_201x_x_preliminary_rev2.zip provided below so that the patch can be used through the entire design process (Synthesis, Link, Optimize, Place, Route and Generate Bitstream).

An earlier patch, AR66788_vivado_201x_x_preliminary_rev1.zip, must be replaced with AR66788_vivado_201x_x_preliminary_rev2.zip provided below.

vivado2016.2下系统自带DDR3 ip例程仿真运行

背景:从ISE14.7迁移到vivado2016.2. xilinx的软件改的真是不一般的大。两个软件操作差距真是让人想骂人。由于项目需要,准备调试DDR3。对于新手来说,例化一个DDR3 ip.如果...
  • zxbdlv
  • zxbdlv
  • 2017年03月10日 11:42
  • 3848

Xilinx基于MIG IP Core的DDR3设计【1】 -- 建立仿真平台

在图像拼接的工程中,前端相机生成图像数据,需要对图像数据进行缓存后,再根据后端标准的HDMI时序输出图像数据。在这个过程中,因为前端相机的时钟与后端HDMI输出的时钟是不相同的,为了使输出的图像没有像...
  • DdiIcey
  • DdiIcey
  • 2017年11月13日 12:50
  • 321

DDR3 MIG生成的ucf直接复制使用在translate步骤约束部分报错问题解决办法

DDR3 MIG生成的ucf直接复制使用在translate步骤约束部分报错问题解决办法
  • pigyyf
  • pigyyf
  • 2016年08月05日 17:30
  • 979

Xilinx DDR3 IP核使用问题汇总(持续更新)和感悟

一度因为DDR3的IP核使用而发狂。 后来因为解决问题,得一感悟。后面此贴会完整讲述ddr3 ip的使用。(XILINX K7) 感悟:对于有供应商支持的产品,遇到问题找官方的流程。按照官方的指导进行...
  • dawnhan
  • dawnhan
  • 2015年11月11日 16:46
  • 5865

DDR3中bank, 16bit和32bit等概念(很好的资料)

原文链接:http://blog.csdn.net/njuitjf/article/details/17096517 非常好的资料关于两片DDR级联组成32bit系统,平时工作中也经常遇到,跟大...
  • u014449366
  • u014449366
  • 2017年03月24日 15:46
  • 1089

DDR3调试总结

DDR3 本文基于FPGA进行DDR3控制器的调试,其中包括DDR3基础知识介绍,工程建立与调试,以及问题总结与分析,另附问题以及相关仿真图...
  • hanfei_1
  • hanfei_1
  • 2017年04月23日 20:57
  • 2586

MIG IP控制DDR3读写测试

本文设计思想采用明德扬至简设计法。在高速信号处理场合下,很短时间内就要缓存大量的数据,这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯...
  • li123128
  • li123128
  • 2018年01月05日 15:24
  • 52

DDR3内存详解,存储器结构+时序+初始化过程

转自:http://www.360doc.com/content/14/0116/16/15528092_345730642.shtml   首先,我们先了解一下内存的大体结构工作流程,这样会比较...
  • a_chinese_man
  • a_chinese_man
  • 2017年06月17日 16:10
  • 3417

DDR3布线的那些事

DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信...
  • kuxiao1991
  • kuxiao1991
  • 2016年10月10日 11:43
  • 3587

DDR3布局布线的一些注意事项

此次用到的DDR3型号为镁光MT41J128M16JT-125:K TR,且用到了两片,主芯片为BGA封装的fpga. ①布局方面:采用的是菊花链的结构,即地址线的走线应依次经过两片DDR3。 ②元器...
  • qianlilang20170128
  • qianlilang20170128
  • 2017年11月22日 16:42
  • 151
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:AR# 66788 Design Advisory for MIG 7 Series DDR3 - DQS_BIAS is not properly enabled for HR banks
举报原因:
原因补充:

(最多只允许输入30个字)