- 博客(16)
- 资源 (7)
- 收藏
- 关注
RSS订阅原创 打开程序当前路径下某个文件
CFile file; // 打开文件CFile实例DWORD filesize; // 文件大小存储buffer// 打开当前路径下某个文件，只需在第一个参数位置直接输入文件名即可file.Open( "trim.dat",CFile::modeRead,NULL ); // 打开trim.dat文件，trim.dat为文件名filesize = file.G
2015-06-30 23:22:38
607
转载 关于VC++6.0中的字符串拼接函数strcat
原型：extern char *strcat(char *dest,char *src);头文件：#include 功能：把src所指字符串添加到dest结尾处(覆盖dest结尾处的'\0')并添加'\0'。说明：src和dest所指内存区域不可以重叠且dest必须有足够的空间来容纳src的字符串，返回指向dest的指针。 举例说明：[cpp] view pla
2015-06-30 22:57:26
1863
转载 VC获取当前程序文件的路径,文件名以及路径＋文件名
1.方法1 char pBuf[MAX_PATH]; //存放路径的变量 GetCurrentDirectory(MAX_PATH,pBuf); //获取程序的当前目录 strcat(pBuf,"\\"); strcat(pBuf,AfxG
2015-06-30 22:47:44
3469
原创 spio从模式
Mini_LVDS sourcedrvier，用drst产生内部3分频或4分频clk，不论主、从模式都需要drst信号。主模式根据drst来判断一个有效数据，从模式根据spio判断第一个有效数据。 所以在从模式时，如果是6bit模式，spio信号宽度不能小于3个clk，保险起见在6~9个之间，8bit模式最小宽度不能小于4个，最好在8~12个之间。 编写测试程序时
2015-06-26 18:20:41
1352
原创 verilog入门经验（三）取某个信号的上升沿或下降沿信号
取一个信号的上升沿或下降沿信号，可以通过将信号delay后，然后将原信号和delay信号，通过不同的与非操作，获取上升沿信号或下降沿信号：reg delay; // delay信号always @ ( posedge clk or negedge rstn ) if( !rstn ) delay else delay wire
2015-06-25 11:24:47
36171
转载 chipscope 选不到要查看的信号解决办法
Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II，能够捕捉FPGA内部的信号，方便了调试过程。随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻
2015-06-18 17:30:53
9336
原创 verilog入门经验(二)--分频及counter的巧用
1. 偶数倍，整数分频： 对原时钟进行偶数倍整数分频，可对其计数，计数器不同bit位即为各分频时钟，bit0 = 原时钟、bit1 = 2分频、bit2 = 4分频、bit3 = 8分频... example: reg[5:0] div_cnt; // 本例到16分频，如需更高增加counter位数即可，位数按分频倍数需要定义 always @ (pos
2015-06-18 09:48:31
7763
原创 ModelSim 简单使用方法
1. 将待测文件和testbench文件放入文件夹内； 2. 新建工程，将之前的文件添加入工程： 3. 编译文件 4. 编译通过后开始仿真选择testbench文件，注意要把优化复选框勾去掉弹出仿真页面后，右键点击左侧sim栏内的模块名称，添加查看波形窗口设置仿真时间，开始仿真
2015-06-16 17:51:44
960
转载 深入浅出FPGA-4-数字电路设计基础
引言做FPGA研发，知道一点数字电路设计的基础知识是必要的，不然的话会逐渐变成一个会HDL语言的软件工程师，这是我们都不想发生的事情，尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展，日益完善与成熟，FPGA工程师跟电路打交道的机会越来越少，致使我们越来越不清楚实际电路的样子了，所以这一节就说一些数字电路的内容，回忆一下数字电路的本来摸样，门电路长什么样；触发器
2015-06-15 11:02:06
1167
转载 深入浅出FPGA-14-ChipScope软件使用 （深入浅出FPGA系列）
深入浅出FPGA系列： http://blog.csdn.net/rill_zhen/article/category/1191601 引言索性再破例一下，成个系列也行。 内容组织1.建立工程 2.插入及配置核 2.1运行Synthesize 2.2新建cdc文件 2.3 ILA核的配置 3. Implement and generate progr
2015-06-12 15:48:30
829
1
转载 CString与char[] 的相互转换方法以及结尾乱码问题的分析解决
这是一个很常见的问题，下面记录下我的解决方案。 一、CString 转化成char[] 方法一：运用 CString.GetBuffer(0) 与 strcpy[cpp] view plaincopyprint?CString str; int len = str.GetLength(); char* arr = new char[len]; st
2015-06-08 11:28:40
1954
原创 ShowWindow 对话框显示应用
在需要显示某个对话框时，可以使用ShowWindow函数。CMyDlg *pDlg = new CMyDlg;pDlg->Create(IDD_DLG_TEST);pDlg->ShowWindow(SW_SHOW); 也可以定义对话框类对象 CMyDlg m_MyDlg;m_MyDlg.ShowWindow(SW_SHOW); 此时注意ShowWindow函数
2015-06-06 14:39:47
5673
转载 VC基础教程
http://www.cnblogs.com/vlcb/archive/2005/05/18/158029.html 首先我要感谢网上的朋友给我的鼓励和支持，这是我从事教程编写的主要动力，其次丰富栏目也是站点发展本身的需要。在以后的时间中我会陆续编写教程供大家参考，希望初学VC的朋友能得到帮助和指导，熟悉VC的朋友能得到启发，精通VC的朋友能不吝赐教，同时也希望能起一
2015-06-06 14:32:35
3384
1
转载 VC Picture控件的加载图像的使用总结
(一) 非动态显示图片(即图片先通过资源管理器载入,有一个固定ID)(二) 动态载入图片(即只需要在程序中指定图片的路径即可载入)为方便说明,我们已经建好一个基于对话框的工程,名为Ttest，对话框类为CTestDlg(一)vc picture控件非动态载入图片.方法1.先从最简单的开始,用picture 控件来实现.步骤:先在资源里Import一张图片,ID为IDB_BI
2015-06-05 15:55:32
2205
原创 OnPaint()中图片绘制位置的选择
void CDisplayPic::OnPaint(){//////////////以下三种情况任选一种会是不同效果(只能一种存在)/////////// //CPaintDC dc(this); //若用此句,得到的是对话框的DC,图片将被绘制在对话框上. CPaintDC dc(GetDlgItem(IDC_STATIC1)); //用此句,得到pi
2015-06-05 15:45:25
980
原创 verilog入门经验（一） always块使用
1. 信号的产生及always块使用注意事项 1.1 不要在不同的always块内为同一个变量赋值。即某个信号出现在 所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。 1.2 不要在同一个always块内同时使用阻塞赋值（=）和非阻塞赋值（ 1.3 使用always块描述组合逻辑时使用阻塞赋值（=），在使用alw
2015-06-04 17:58:08
47772
2
VbyOne Spec
2013-03-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人