基于cyclone ii -EP2C20Q240C8N 的PLL时钟倍频设计

原创 2015年11月19日 19:04:00

       概论:利用PLL锁相环生成一定频率的时钟信号,在quartus12.0中调用,并完成modelsim仿真。PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。

     数字系统中常用到不同频率和相位的时钟。在quartus对于一个时钟输入,可以通过编程来实现整数分频(理论任意分频)。这种设计的缺点在于:

     1、输出时钟的延时无法控制,因而难以得到精确相位的时钟,只能控制频率和占空比两个参量;

     2、这种设计只能输出慢时钟,无法对输入时钟信号进行倍频;

     3、PLL只能生成不低于15MHZ的频率。

     参数化宏单元模块(altpll)可以实现时钟的分频,倍频,以及相位占空比等操作。提升了建立、保持时间的同时,减少了延时和时钟的歪斜。

这里以cyclone二代器件EP2C20Q240C8N为例,时钟输入为50MHZ,利用PLL倍频生成200.000MHZ的频率,并在modelsim中完成仿真。

     第一步:建立工程。(省略,基本技能,不会飘过。。。。)

     第二步:建立Verilog HDL File 文件,命名SPIPLL,点击保存。(默认目录)

     第三步:配置PLL。(具体步骤参考http://wenku.baidu.com/view/dcd7127a5acfa1c7aa00cc9a.html)

     第四步:modelsim仿真。在quartus 中调用modelsim进行仿真。(仿真波形如下)

           Verilog HDL 文件代码如下:(其中SPIPLL_CR为PLL配置过程中需要自己命名的文件名字

module SPIPLL(clk,rst,pout,locked);

input clk;

input rst;

output pout;

output locked;

SPIPLL_CR SPIPLL_CR_inst (

.areset ( !rst ),

.inclk0 ( clk ),

.c0 ( pout ),

.locked ( locked )

                                               );

endmodule 

基于pll verilog 写的倍频器

  • 2012年04月16日 10:32
  • 131KB
  • 下载

基于cyclone ii -EP2C20Q240C8N 的PLL时钟倍频设计

概论:利用PLL锁相环生成一定频率的时钟信号,在quartus12.0中调用,并完成modelsim仿真。      数字系统中常用到不同频率和相位的时钟。在quartus对于一个时钟输入,可以通...
  • qq_16423857
  • qq_16423857
  • 2015年11月19日 19:04
  • 1228

PLL的重要性

PLL的重要性 PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。 ...
  • oLinXi1234567
  • oLinXi1234567
  • 2014年06月09日 19:15
  • 620

Cyclone器件全局时钟尽在掌控

http://bbs.ednchina.com/BLOG_ARTICLE_211992.HTM          首先感谢wind330兄的《掌控全局时钟网络资源》一文对于我的帮助。本文结合cy...
  • simpldz
  • simpldz
  • 2016年05月13日 20:19
  • 726

锁相环PLL原理 && 时钟产生方法

PLL是Phase-Locked Loop的缩写,中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统,它可以使PLL输出与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器(Charg...
  • zhandoushi1982
  • zhandoushi1982
  • 2009年09月24日 19:49
  • 13210

一个例子说明FPGA中PLL的重要性 .

PLL的重要性 PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。 今...
  • gjy938815
  • gjy938815
  • 2013年08月17日 13:29
  • 679

PGA系统设计原则和技巧之:FPGA系统设计的3种常用IP模块

9.3FPGA系统设计的3种常用IP模块   FPGA的开发工具软件,如Quartus II、ISE等,一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的,所以只能用于该厂家的FPGA...
  • hisense20112784
  • hisense20112784
  • 2015年10月22日 14:23
  • 653

FPGA中的时钟网络

注:(本文主要针对Cyclone IV E系列器件) Cyclone IV E中共有15个专用时钟管脚(图中黄色显示的管脚),用来驱动20个全局时钟(Global Clock)。 Cyclon...
  • u010945683
  • u010945683
  • 2014年11月29日 10:40
  • 3904

FPGA的PLL倍频

配置就不用说了,看“PLL配置详细说明.pdf”即可。 测试文件如下:   `timescale 1 ns/ 1 ns module PLL100_vlg_tst();       ...
  • lonerzf
  • lonerzf
  • 2011年08月14日 18:26
  • 4323

FPGA利用待分频时钟实现任意分频

FPGA使用带分频时钟作任意分频。
  • Cherish_x
  • Cherish_x
  • 2017年07月24日 14:29
  • 613
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:基于cyclone ii -EP2C20Q240C8N 的PLL时钟倍频设计
举报原因:
原因补充:

(最多只允许输入30个字)