关闭
当前搜索:

Xilinx FPGA ChipScope的ICON/ILA/VIO核使用

使用ChipScope有两种方式: 第一种,使用CoreInsert,可参考下面链接:  http://blog.csdn.net/rill_zhen/article/details/8115756  http://www.eefocus.com/article/08-11/57630s.html 这种方法可以快速的使用ICON和ILA核,以及ATC2核,而且不必修改原代码...
阅读(1489) 评论(0)

二进制补码

转载地址:整数二进制补码的数学原理(two's complement) 最近重新学习CPU体系结构,对使用二进制补码原理来消除带符号数和无符号数计算差异,以及整合减法运算器到加法运算器,从而简化CPU硬件设计的原理很感兴趣,所以特地思考了下,查看了一些网上关于two's complement的文章,但大部分还是太过学术,经过整理,我想以一种比较简洁的方式表达出来。为了简单起见,我使用了4位字...
阅读(369) 评论(0)

SAR ADC基本原理

SAR原理框图: 组成:比较器、逐次比较寄存器、D/A转换器、数据寄存器、控制电路。 原理简析:首先逐次比较寄存器最高位置1,指示D/A转换器输出对应电压到比较器反相端与Vi比较,如果Vi大于该电压,则比较器输出为1,逐次比较寄存器采样到1保存最高位为1,反之为0。依次比较直到最后一位,届时所存数据并输出。 特点:从原理分析容易看出,该种ADC是一位一位比较,则每个时钟周...
阅读(1368) 评论(0)

锁相环PLL(一)Xilinx PLL IP核使用方法

新建IP核文件          如图所示,在“Design à Implementation”下的任意空白处单击鼠标右键,弹出菜单中选择“New Source …”。          在弹出的“New Source Wizard à Select Source Type”下,如图所示,选择文件类型为“IP (CORE Generator & Architecture...
阅读(4008) 评论(0)

ISE中ROM初始化文件(.coe)的建立

UltraEdit       对于ROM模块,主要是生成相应的.coe文件。 1.在Matlab中生成正余弦波形的浮点值,并量化为16bit定点波形数值: % 生成 ROM 的 .coe文件 clc clear all close all  x = linspace(0, pi/2 ,1024);     % 在区间[0,2pi]之间等间隔地取10...
阅读(1626) 评论(0)

生成和导入Xilinx ROM/RAM的初始化文件.COE(ZT)

这里比较关键,要导入ROM的值。 在LOAD INIT FILE 项上打勾,点击LOAD FILE……出现下图,要你选择一个文件。   这个文件就是你要放在ROM中的数据,文件的后缀名是.COE。你可以自己建一个空的文本文件,然后把后缀名该为.COE即可。 文件内容的格式如下: MEMORY_INITIALIZATION_RADIX=10; MEMORY_INITIALIZATION_...
阅读(3267) 评论(0)

XILINX之RAM使用指南(加个人总结)

XILINX之RAM使用指南(加个人总结) 一、 RAM 分类 XILINX 的 RAM 可分为三种,分别是:单口 RAM,简化双口 RAM 和真双口 RAM。如下 图所示:   图1 单口 RAM   图2 简化双口 RAM A 口写入数据,B 口读数据 图3 真双口 RAM A,B 任意一个口都可 以读写数据,可从 A 写入,B 读数据   二、选择数据位宽和深...
阅读(2464) 评论(0)

单口RAM、双口RAM、FIFO

单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行。而双口有两组数据线与地址线,读写可同时进行。FIFO读写可同时进行,可以看作是双口。     双口RAM分伪双口RAM(Xilinx称为Simple two-dual RAM)与双口RAM(Xilinx称为true two-dual RAM)。伪双口RAM,一个端口只读,另一个端口只写;而双口RAM两个端口都可以读写。  ...
阅读(2385) 评论(0)

SATA I, SATA II, SATA III区别

1.简介 SATA即Serial ATA,为串行接口。 SATA I为版本为1.x接口,即第一代SATA接口,总线最大传输带宽为1.5Gb/S; SATA II为版本为2.x接口,即第二代SATA接口,总线最大传输带宽为3.0Gb/S; SATA III为版本为3.x接口,即第三代SATA接口,总线最大传输带宽为6.0Gb/S。 2. 兼容性 Seria...
阅读(762) 评论(0)

保持时间与建立时间

保持时间和建立时间 ---------- 我的个人见解   在描述保持时间和建立时间之前我们首先需要了解为什么需要保持时间和 建立时间, 通俗的说就是在时钟信号来临之前, 传输给寄存器的信号必须保持稳 定,有效,才可以打入触发器,称为建立时间;时钟沿来了之后,信号必须维持 稳定一段时间,使得信号能够正确被打入触发器;         下面我们就经典的 D 触发器来解...
阅读(675) 评论(0)

NAND FLASH (三)硬件ECC校验码详解

ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1个比特错误和检测2个比特错误,而且计算速度很快,但对1比特以上的错误无...
阅读(2280) 评论(0)

NAND FLASH (二)NAND FLASH的坏块

1.为什么会出现坏块   由于NAND Flash的工艺不能保证NAND的Memory Array在其生命周期中保持性能的可靠,因此,在NAND的生产中及使用过程中会产生坏块。坏块的特性是:当编程/擦除这个块时,不能将某些位拉高,这 会造成Page Program和Block Erase操作时的错误,相应地反映到Status Register的相应位。 2.坏块的分类   总体上,坏块可...
阅读(466) 评论(0)

NAND FLASH (一)存储布局及存储操作特点

Nand flash芯片型号为Samsung K9F1208U0B,数据存储容量为64MB,采用块页式存储管理。8个I/O 引脚充当数据、地址、命令的复用端口。 一、芯片内部存储布局:     一片Nand flash为一个设备(device), 其数据存储分层为:     1 (Device) = 4096 (Blocks)     1 (Block) -= 32   (P...
阅读(279) 评论(0)

位同步

一、几个概念的区分 对于基本概念的认识是非常重要的,比如说:码元、比特、波特、帧,以及由此产生的码元速率、比特率、波特率,还有位同步(比特同步)、帧同步等等信息。 1、码元和码元速率 一个数字脉冲称为一个码元。如字母A的ASCII码是1000001,可用7个脉冲来表示,亦可认为由7个码元组成。 码元速率表示单位时间内信号波形的变换次数,即通过信道传输的码元个数。 2、比特和比特率...
阅读(1349) 评论(0)

verilog全局变量和局部变量定义

1、局部变量定义(parameter) 声明: parameter xx = 8; (注意有等号,且后面有分号) 使用:xx 作用域:parameter 作用于声明的那个文件。 另外parameter可以用作例化时的参数传递。具体方法参见《Verilog例化时的参数传递》一文  2.全局变量定义(`define )(注意撇号来自键盘左上方破浪线那个键,不是单引号...
阅读(2564) 评论(0)
29条 共2页1 2 下一页 尾页
    个人资料
    • 访问:164011次
    • 积分:2271
    • 等级:
    • 排名:第18639名
    • 原创:52篇
    • 转载:54篇
    • 译文:0篇
    • 评论:13条
    最新评论