XILINX之RAM使用指南(加个人总结)

原创 2016年08月26日 15:44:35

XILINX之RAM使用指南(加个人总结)

一、 RAM 分类

XILINX 的 RAM 可分为三种,分别是:单口 RAM,简化双口 RAM 和真双口 RAM。如下 图所示:

 

图1 单口 RAM

 

图2 简化双口 RAM A 口写入数据,B 口读数据

图3 真双口 RAM A,B 任意一个口都可

以读写数据,可从 A 写入,B 读数据

 

二、选择数据位宽和深度

Block RAM 的数据位宽为 1-1152bit,深度取决于所选择 FPGA 器件中 block 的数量。超出地址范围之外的写操作,写进去的数据不会与存储器件中的数据冲突。 读超出地址范围之 外数据将会返回无效数据。注意, 当对超出范围的地址进行操作的时候, 不能置位 set 或 reset信号,因为这仍然会读出无效数据。

 

三、操作模式

每个端口的操作模式决定了此端口的读和写之间关系。端口 A 和 B 可以独立配置为以 下三种模式中任一模式:写优先模式,读优先模式,不改变模式。这些模式详解见下面。当 A 和 B 端口地址有冲突时,操作模式就会影响 A 和 B 口之间关系。

 

1.写优先模式(write first mode)

在写优先模式中,输入数据被自动写入存储器件中,并且出现在数据输出端口。时序见下图。这种传输模式增强了在同一端口写操作时使用数据输出总线的灵活性。(即输入数据的同时自动写进存储器和驱动数据到数据输出端

图4 写优先操作模式

2.读优先模式(read first mode)

在读优先模式中,预先存储在写地址中的数据会被输出,而输入数据被存入存储器件中。这种模式见下图。(即以前写进当前写地址的数据出现在数据输出端,此时输入的数据被保存到存储器中

图5 读优先模式

 

3.不改变模式(no-change mode)

在不改变模式中,输出锁存在写操作时候保持不变,见下图。在同一端口 的写操作不会对数据输出端口产生影响,输出仍然是以前的读数据。(即输出锁存器保持不改变在写操作期间。说明在写期间输出端不会输出写期间地址的数据,不管以前保存数据还是现在的输入数据

图6 不改变模式

 

四、数据位宽比例

Block RAM 产生器支持端口 A 和 B 的位宽不同。即DINA,DINB,DOUA,DOUTB 位宽可以互 不相同。支持 1:32 到 32:1 之间的比例,端口 A 的宽度最大可达端口 B 的 32 倍,反之亦然。

例如一个 A 口位宽 32bit 深度 2048 的真双口RAM, 如果 B 端口宽度为 8bit 深度为 8192。 那么 A 地址总线位宽为11bits, 地址总线位宽为 13bits。 B 数据存在 little-endian 中, 见下图。 An 是相对 A 端口在地址 n 的数据,Bn 是相对于 B 端口在地址 n 的数据。A0 由 B3,B2,B1,B0 构成。(双端口有独立的地址和数据总线以及控制信号,但仍访问同一个存储空间,数据宽度可以不相同,深度和数据宽度比例成反比。各端口地址是各自端口读或写的最宽地址的宽度。

图7 数据位宽比例示意图

 

五、比特写功能(Byte_Write)

比特写功能在 8bit 或 9bit 一字节时候都有效。当使用 8bit 一字节时候,没有优先级位,而且存储宽度限定为 8bit 的倍数。当用 9bit 一字节时候,每一个字节都包含一个优先级位,存储位宽限定为9bit 的倍数。

当打开比特写功能时候, WEA 或 WEB 总线位宽为 N 位。等于DINA 或 DINB 总线的字节数。N 写使能总线的最高位对应着输入字的最高字节。只有写使能总线在写操作时候置位, 相应的 字节才会存入存储器中。 选择 8bit 字节时候,DIN 和 DOUT 总线都由 8bit的字节构成,没有优先级。当选择 9bit 字节 时候,DIN 和 DOUT 总线由 9bit 的字节,每一个字节的第 9 位都做为相应字节的优先级位。 字节写功能一般用于连接数据位宽方面,这可能限制了数据位宽选择的灵活性。然而,它不 太可能用于 NO_CHANGE 操作模式。

下面是一个单端 RAM 数据位宽 24bits,写使能总线 WEA 为3bits 的字节写功能的示意图。

图8 字节写功能示意图

 

六、冲突

Block 模块支持双口 RAM,每一个口都是独立且平等的,这样就会有数据冲突。下面分别在异步和同步时钟域中描述这种冲突的后果。

 

1.冲突和异步时钟:

使用异步时钟时候,当一个端口往某个存储地址中写数据时,另一个端口在指定的时间就不能从此存储地址读或写数据。在器件手册中定义了此clock- to-clock 置位时间,和其它 block ram 的转换特性。(对于异步时钟,当一个端口写数据到存储空间,另一个端口不能读或写那个存储空间为一段时间。

 

2.冲突和同步时钟:

同步时钟倒是一系列特殊的冲突,如下:

A、同步写-写冲突。

当两个端口都往存储器中同一个地址写数据时候,就会发生冲突。这会导致此存储地址中的内容是未知的。注意,写-写冲突只会影响存储内容,与之相反写-读冲突只影响数据输出。

B、使用字节写。

使用字节写功能,当分散的字节写入同样数据字,存储内容不会腐烂。RAM 内容只有在每个端口都写入相同的字节。下图描述了当ADDRA=ADDRB=0 时候的情况。

图9 写-写冲突示例

C、同步读-写冲突。

当一个端口写数据,另一个端口从同样地址读数据时就会产生同步写-读冲突。当存储内容在读-写冲突时候没有腐烂,输出数据的有效性就取决于写端口的操作模式。

a) 如果写端口是读优先模式,那么另一个口就很可能读取旧的存储内容。

b) 如果写端口是写优先或不改变模式,那么读端口的输出数据是无效的。

c) 如果打开字节写功能,读端口输出只有最新的字节是无效的。

下图描述了字节写的写-读冲突的影响。当端口 A 为写优先模式和读优先模式时的 DOUTB。 假设 ADDRA=ADDRB=0,端口 B 一直在读,所有的存储地址都初始化为 0.RAM 内容在写-读 冲突中从没有corrupt。

图10 写读冲突示例

 

七、冲突和简单双口 RAM

对于简单双口 RAM,操作模式是不可选的,但是会自动设置为要么读优先或写优先模式,这个取决于目标器件和时钟配置。操作模式决定了 A 或 B 端口的读写关系,只有在地址冲突时候才会影响 A 和 B 端口之间关系。



 

版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

在FPGA中使用查表的方法

第一种,使用case语句,用excel将所需的数据生成之后,复制到verilog里面去,如下: always@(posedge CLK) case(i)  16'd0: Count_int ;...

FPGA第二篇:查找表结构(LUT)

这篇博客为了阐明以下原理: (1)任何组合逻辑电路均可化为”与或“表达式,用”与门-或门“二级电路实现,而任何时序电路又都是组合电路加上存储单元(触发器)构成。因此,从原理上说,与或阵列加上触发器的结...

GAE中的数据库设计

众所周知,GAE上的datastore是由Google的BigTable来实现的。或许你还不知道什么是BigTable,可以看看下面的一段介绍:BigTable是压缩的、高性能、应用友好的专用数据库系...

基于FPGA的双口RAM设计方法

基于FPGA的双口RAM设计方法 Daniel 2015-6-8            在一个项目中使用了双口RAM CY7C025AV,8KX16bit,用于ARM和DSP之前的数据交换,AR...

FPGA 内部双口块RAM 读写实现

由XILINX官网文档“http://china.xilinx.com/”

单口RAM、双口RAM、FIFO

单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行。而双口有两组数据线与地址线,读写可同时进行。FIFO读写可同时进行,可以看作是双口。     双口RAM分伪双口RAM(Xil...

32个FPGA开源网站

1. OPENCORES.ORG 这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。 进入后,选择project或者由http//www.opencores.org/browse.c...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)