关闭

verilog流水灯

标签: DE2FPGA流水灯
128人阅读 评论(0) 收藏 举报
分类:
module led(
       clk,rst_n,          //50Mhz
       led_show
);
input clk,rst_n;
output reg [26:0] led_show;
//--------------分频1000*1000*25--------------
reg [9:0] cnt1;
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n) cnt1<=10'b0;
    else if(cnt1==1000) cnt1<=10'b0;
    else cnt1<=cnt1+1'b1;
end

reg [9:0] cnt2;
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n) cnt2<=10'b0;
    else if(cnt2==1000) cnt2<=10'b0;
    else if(cnt1==1000) cnt2<=cnt2+1'b1;
end

reg [5:0] cnt3;
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n) cnt3<=6'b0;
    else if(cnt3==25) cnt3<=6'b0;
    else if(cnt2==1000) cnt3<=cnt3+1'b1;
end
//-----------------show---------------
always@(posedge clk or negedge rst_n)
begin
     if(!rst_n) led_show<={26'b1,1'b0};   //这里的初始化只点亮第二个灯
     else if(cnt3==25) led_show<={led_show[25:0],led_show[26]};  
end


endmodule 

0
0
查看评论

好的流水灯程序 Verilog

module stream(     input clk,     input reset,     output [7:0] led     );  ...
  • LovingDuo
  • LovingDuo
  • 2016-08-24 18:37
  • 2743

Verilog之流水灯

VerilogHDL那些事儿_建模篇(黑金FPGA开发板配套教程) 作者:akuei2 说明:参照该书将部分程序验证学习一遍 学习时间:2014年5月2号   主要收获: 1.对FPGA有初步了解; 2.功能模块和控制模块; 3.并行操作的思维; 4.使用“并行操作”进行流水灯实验。 &#...
  • u012373020
  • u012373020
  • 2014-05-02 22:30
  • 1826

Verilog学习笔记(1)-流水灯大PK

最近拿到一本关于可编程数字逻辑方面(Verilog)的书。看了一部分,感觉写的一般。书的前半部分是关于FPGA一些原理性知识和开发流程的简介,这部分我觉得写得还不错。后面写Verilog部分基础语法,基本就是北航夏宇闻出的那本Verilog教程中Verilog基础语法的拷贝。语法介绍后面那章是3个简...
  • qingfengtsing
  • qingfengtsing
  • 2014-04-22 22:28
  • 1839

Verilog/CPLD代码之按键控制流水灯

实验现象:按键控制流水灯启停与移动方向,sw1_n控制流水灯启停,      sw2_n控制流水灯左移,sw3_n控制流水灯右移,间隔1s module Key_to_LED_verilog( clk,rst_n,sw1_n,sw2_n,sw3_n, led ); in...
  • Spuer_IO
  • Spuer_IO
  • 2017-03-07 00:09
  • 544

fpga简易流水灯

module led_fla( output [3:0] led_out, input clk, input rst_n, input key );parameter timer = 50_000_000; reg [26:0] count; reg [3:0] rl...
  • Ruanyz_china
  • Ruanyz_china
  • 2015-10-15 20:43
  • 2841

FPGA学习(第6节)-Verilog计数器(实现流水灯+实现数码管秒表)

一、计数器使用要点 初始值建议0 二、计数器练习 (1)实现流水灯 参考一下几种代码实现: module counter_1( clk , rst_n , //其他信号,举例dout led ); /...
  • fengyuwuzu0519
  • fengyuwuzu0519
  • 2017-05-20 09:41
  • 942

FPGA流水灯实验

通过基本的流水灯实验实现了顺序操作,流水线操作(时间并行),多条流水线操作(空间并行)。并且验证了通过verilogHDL实现结构化建模的可行性,能够直接的把算法转换成对应的模块,省去了传统状态机的繁琐设计过程。
  • d442130165
  • d442130165
  • 2014-07-26 18:59
  • 2026

Zedboard学习(三):PL下流水灯实验

zynq系列FPGA分为PS部分和PL部分。 PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分。 PS: 处理系统 (Processing System) , 就是与FPGA无关的ARM的SOC的部分,实质是直接操作arm9内核的处理器。 这次先是最简单地在P...
  • hongbin_xu
  • hongbin_xu
  • 2017-07-05 11:09
  • 843

Verilog HDL 音乐流水灯

module beyond(clk,beep,led); input clk; output beep; output [7:0]led; reg beep; reg [22:0]i; reg clk_4hz; reg [7:0]led; reg [16:0] count,div_n...
  • u011344545
  • u011344545
  • 2013-12-27 10:51
  • 1170

流水灯51单片机最小系统,顺序、反向点亮,从左到右再从右到左点亮

流水灯51单片机最小系统,顺序、反向点亮,从左到右再从右到左点亮
  • rl529014
  • rl529014
  • 2015-11-05 20:17
  • 3100
    个人资料
    • 访问:9682次
    • 积分:698
    • 等级:
    • 排名:千里之外
    • 原创:60篇
    • 转载:0篇
    • 译文:0篇
    • 评论:1条
    文章分类
    最新评论