FPGA
qqliyunpeng
努力天天有收获,努力将知识都记下来。
展开
-
充当别的mcu的外部存储器(51类)
// 锁存地址 - STC12C5A60S2reg [15:0]rAddr_51; //存放51单片机传过来的地址 读51地址寄存器always @ (posedge MCLKout or negedge RSTn)beginif (!RSTn) begin rAddr_51 <= 16'h0000; end //如果复位引脚为低电平,寄存器中存放的地址是16个位的0else if (!ALE_5原创 2014-04-22 10:48:24 · 956 阅读 · 0 评论 -
多路选择的精简实现
assign BUS_51 = (!RDn_51) ? (!CS[0] ? DATA_OUT[0] : // !CS[1] ? DATA_OUT[1] : //那个是0 选通哪路 !CS[2] ? DATA_OUT[2] : 16'h0) : 16'hzzzz;原创 2014-04-22 11:05:34 · 783 阅读 · 0 评论 -
FIFO
FIFO(First In First Out)先进先出数据缓存器,原创 2014-04-22 12:12:01 · 887 阅读 · 0 评论 -
将scl分频
多个scl后一个高脉冲,脉冲宽度一个scl脉冲。always @ ( posedge MCLK or negedge RST_N )begin if (rClkCount == 24)//如果有24个上升沿了之后执行 begin I2CCLK rClkCount原创 2014-11-28 15:47:26 · 1013 阅读 · 0 评论 -
CPLD和FPGA中不同电压的JTAG电路设计注意事项
在初次的cpld电路设计的时候,遇到了这样的一个问题,整个系统是3.3V的系统,选用的cpld是XC9536-10VQ44C,芯片供电电压5V。他的io可以配置成3.3V和5V两种形式,因此,选用的时候,io口配置成了3.3V如下图,问题就有了,那在设计jtag的时候,上拉电阻应该上拉到那个电压呢?实验证明,jtag应该上拉到与io口相同的电平上。而上拉到供电电压的现象并不是损坏芯片,而是导致不能原创 2015-02-27 10:52:28 · 5697 阅读 · 0 评论