- 博客(6)
- 资源 (50)
- 收藏
- 关注
原创 深入浅出编译原理-6-一个完整的编译器前端的代码实现
引言 编译原理的学习是一个痛苦并快乐的过程 。经过前面的内容,我们知道了,语言,语法,文法,产生式,推导,语法分析树,语素,词法单元,中间表示,等等等等,这些概念以及他们之间的区别和联系,这一小节就展示一个完整的编译器的前端的代码实现。由简至繁,通过了解这个简单的编译器的前端实现,可以对编译器的工作原理有较好的理解。为下一步的优化技术打下很好的基础。编译原理学起来很难,他涉及到很多
2012-07-30 15:43:54 8382 2
原创 深入浅出FPGA-2-让source insight 支持verilog HDL
引言工欲善其事,必先利其器。最近用verilog在FPGA上做一个简易的计算器,整个工程由6个模块组成,之前写的代码都是很小的,模块也很少,一般就一两个,没感觉出别扭。但是模块多了就发现,模块之间的关系就比较复杂,例化一个module时,要反复查看模块的接口,这要反复打开关闭对应的文件,比较麻烦。我之前是做嵌入式软件的,深知一个好的代码编辑工具的重要,其中source Insight是其中的佼
2012-07-27 13:46:37 17364 19
原创 深入浅出FPGA-1-Cyclone芯片内部
引言 在学FPGA之前,一定弄明白一件事情,就是,FPGA到底是什么?好吧,这一节主要说一下这个问题,当然不止这一个问题。弄明白了这个问题,下一节开始说verilog语言的问题。 1.1FPGA实现类型众所周知,FPGA不同于ASIC的最要的特性就是,FPGA是可重配置的。可重配置,就是这个芯片的功能是可重新定义的。配置什么呢,配置逻辑,什么是逻辑?逻辑由最小逻辑单元和连线
2012-07-20 19:07:14 6013 10
原创 深入浅出编译原理-5-一个简单语法分析器的C语言实现
引言前面已经介绍了编译器的预处理,词法分析,词法分析器的实现,也在其中说到了语法分析的任务和过程。语法分析的输入是词法单元序列,然后根据语言的文法表示(展开式),利用有限状态机理论,生成抽象语法树,然后遍历得到中间代码,即,三地址码。本节就以一个实验的方式,来看一下,语法分析器的内在实现机制。 5.1实验描述编制一个递归下降分析程序,实现对词法分析程序所提供的单词序列的语法检查
2012-07-10 10:36:24 40489 6
原创 深入浅出编译原理-4-一个简单词法分析器的C语言实现
引言 光说不练,假把式。此小节来做一个实验,用c语言自己实现一个简单的词法分析器,来加深对词法分析的理解。感兴趣的就自己分析一下源码吧,挺简单的,就没画流程图,请见谅。闲言少叙,我们开始吧。 4.1实验描述例如:对源程序:begin x:=9: if x>9 then x:=2*x+1/3; end #的源文件,经过词法分析后输出如下序列:…… 4.1.
2012-07-06 17:07:13 27973 1
原创 深入浅出编译原理-3-词法分析器
引言 编译器的工作的开始,就是读入源码(预编译先不考虑),然后,去除一些空字符,然后经过词素匹配,并和其属性(可选),组成一个的词法单元,多个词法单元,连接成词法单元序列。自此,此法分析器的工作就算完成了。呵呵,就这么简单。可见,找到一个词素,是词法分析器的核心工作,那,如何获得一个词素呢?就是本节要讨论的主要内容。3.1工作流程上面已经简单描述了词法分析器的工作流程,下面是一张图,更
2012-07-02 17:35:54 11714 4
Open Source Hardware Development and the OpenRISC Project.pdf
2013-12-05
openrisc_demo.rar
2013-12-03
Open Core Platform based on OpenRISC Processor and DE2-70 Board
2013-04-26
simplescalar 1.0 源码
2013-01-06
OpenRISC1000_System_Architecture manual
2012-11-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人