- 博客(7)
- 资源 (4)
- 收藏
- 关注
RSS订阅转载 port I of input buffer <instance_name> is connected to vcc
DescriptionKeywords: 7.1, instanceWhen I try to instantiate a IOBUFDS, as in the example below, the following error occurs:"ERROR:Xst:2033 -
2011-07-19 21:57:00
4391
转载 基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计
原文地址：http://xilinx.eetop.cn/viewnews-674
2011-07-16 12:23:06
1514
转载 采用FPGA IP实现DDR的读写控制的设计与验证
随着高速处理器的不断发展，嵌入式系统应用的领域越来越广泛，数字信号处理的规模也越来越大，系统中RAM规模不断增加，比如视频监控、图像数据采集等领域，图像处理的实时性对RAM带宽的要求不断增加，传统的SDRAM在带宽上已经逐渐无法满足应用要求，DDR SDRAM(双倍速率SDRAM
2011-07-13 23:26:42
4443
原创 那些事儿之基本逻辑单元
基本可编程逻辑单元是可编程逻辑单元的主体，可以根据设计灵活地改变其内部连接与配置，完成不同的逻辑功能。FPGA一般是基于SRAM工艺，其基本可编程逻辑单元几乎都是由查找表（LUT,LOOK UP TABLE）和寄存器组成的。LUT本质上就是一个RAM。目前FPGA中多使用4输入的
2011-07-10 20:21:23
2829
原创 接口数据流控制问题
用fpga做接口逻辑的时候，难免会遇到数据和控制信号同步问题。通过调整该部分时序问题，解决方法总结如下：如果用了always块对数据做了寄存的话，那必须对控制信号也要坐一次寄存，否则控制信号会出现比数据先到达的情况，并且偏移了一个时钟的数据。如果用偏移小于一个时钟，此时低速采集数
2011-07-08 16:21:49
767
原创 乒乓操作引起的数据的错误
程序功能描述：板卡外部接a和b相机，a相机给板卡供20M时钟，串行差分信号；B相机给板卡供21M时钟，12位并行的差分数据和门控信号。其中A相机一帧数据是647k字，B相机一帧数据是71M字。门控低时数据有效。板卡用2片70v631做片外sram缓存数据，上位机通过pci接口与板
2011-07-08 16:10:10
815
转载 logiclock设计方法
LogicLock是Quartus II内嵌的高级工具之一，通过FPGA物理位置的区域性约束完成提高设计性能、继承以往设计成果、增量编译和团队化设计等功能。本章主要内容：. LogicLock设计方法简介；. LogicLock区域；. LogicLock的约
2011-07-05 23:34:22
4450
VMwareTools.tar.gz
2010-04-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人