2016年03月_隋边边

12月 11月 10月 08月 07月 06月 05月 03月

原创 FPGA、ARM、单片机下载方式及原理的比较

1、单片机的下载一般采用串口下载方式。能实现这种下载方式的原因是在单片机的芯片里有一段引导程序，可以将读取来的数据写入到ROM中去。只需要一个USB转TTL的小模块就可以完成下载了。2、ARM的下载主要采用的基于JTAG协议的下载方式。 JTAG的主要功能有两种，或者说JTAG主要有两大类： 1)一类用于测试芯片的电气特性，检测芯片是否有问题; 2)另一类用于Debug，对各类芯片以及

2016-03-15 15:36:22 3314

原创 VHDL与Verilog HDL的运算符区别

不断完善。 1、VHDL是没有&&、||、！这几个逻辑运算符，而Verilog HDL是有的。 2、VHDL是采用 and、or、not、nor、xor进行位运算的，而Verilog HDL则是与C/C++相同采用: &、|、~、^、^~。 3、VHDL的关系运算中等于和不等于分别是： = ，/= ,而Verilog中是 ==，！=。 4、VHDL的连接运算符是&，用来连接不同的位/矢量，

2016-03-14 22:01:17 8237

原创 SignalTap II使用关键参数设置

1、setup中的trigger conditions的意思是：比如说一个信号被设置成下降沿出发，则只有在这个信号的下降沿开始，SignalTap II才开始工作采集数据。在图片中的Basic AND指的是：只有下面的所有触发条件都成立，SignalTap II才开始工作。2、除了上述的基本触发方式以外，SignalTap II还提供一些更复杂的触发方式满足用户需要。 2.1 多级

2016-03-13 16:14:18 4509

原创 python入门笔记_1

1、字符串可以用单引号，也可以使用双引号：不区分。 C++/HDL语言中单引号表示字符，双引号是字符串。 2、在cmd中如何切换工作目录。比如说我要使用代码运行助手, 使用 cd:C”\python ,敲回车，然后运行 learning.py 3、python的输出使用的是 print(XXX) XXX的内容可以是一个算式比如100+200，也可以是字符串，多个字符串用逗号隔开，输出的时候会用

2016-03-13 00:04:07 337

Cyclone 10LP Remote Update Intel FPGA IP 官方工程实例

2018-12-20

Generic Serial Flash Interface Intel FPGA IP Core工程实例

Generic Serial Flash Interface Intel FPGA IP Core工程实例，官方工程实例，配合User Guide看。

2018-12-13

Generic Serial Flash Interface Intel FPGA IP Core User Guide

2018-12-12

EPCS，EPCQ, Cypress, Micron Datesheet

共包含了五个文档： 1. Serial Configuration (EPCS) Devices Datasheet, April 2014, Altera Corporation 2. Quad-Serial Configuration (EPCQ) Devices Datashee, 2018.06, Intel 3. S25FL128S, S25FL256S, 128 Mbit (16 Mbyte), 256 Mbit (32 Mbyte), 3.0V SPI Flash Memory, August, 2015, Cypress Semiconductor Corporation 4. Micron Serial NOR Flash Memory, 1.8V, Multiple I/O, 64KB Sector Erase, MT25QU01GBBB, 2015, Micron Technology, Inc 5. S70FL01GS, 1 Gbit (128 Mbyte) 3.0V SPI Flash, February , 2017, Cypress

2018-12-12

Verilog 有符号数计算详细介绍文档

Verilog 有符号数计算详细介绍文档.

2018-09-13

入门教程+代码书写规范+基本电路设计指导书

包含了“入门教程+代码书写规范+基本电路设计指导书”三份资料

2018-07-16

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人