STA基础分析-setup和hold

原创 2016年08月31日 11:21:58

首先普及一下基础概念

1.数据传输需要的时间( Data Arrival Time) : 信号到达时间是指信号到达电路中某一点的真实时间,一般等于信号到达时序路径起点的时间加上信号在该时序路径上传播所用的时间。
2.要求到达时间( Data Required Time):指期望信号到达电路中某一点的时间。
3.时序裕度(slack):指电路中某点处要求到达时间与实际信号到达时间的差值。
4.建立时间( setup time) :数据在时钟信号源到达之前必须要稳定的时间, 如果建立时间不满足, 数据不能正确打进时序逻辑单元。
5.保持时间( hold time) :数据在时钟信号源到达之后必须要稳定的时间,如果保持时间不够,数据被时序逻辑单元正确锁存。
6.基本单元的延时( Tcq):门延时是指信号通过实际的标准单元所需要的时间. 在时序逻辑单元中,反映为从时钟沿开始,到数据输出需要的时间。
7.线延时: 线延时是指由于导线的阻容而导致的信号传播延时。


特别强调的是:setup和hold都是针对相同时钟沿来进行判别的。特别地,对于两个寄存器形成的路径,setup 和hold都是针对第二个寄存器的时钟来进行检验,setup time和hold time都是对于输入端来定义的。

下面讲述setup定义,公式判断,setup check





setup总结:预留的时间必须能够使组合逻辑的数据正常传输

下面讲述hold定义,公式判断,hold check



hold time希望中间的组合逻辑延时越大越好,而setup time则希望中间的组合逻辑越小越好。
hold time是由Tc-q 和Tcom所决定,若Tc-q+Tcom 》hold time 则满足条件
hold time针对第二个触发器的时钟来进行判断的。


摘录一篇用原理性方式讲setup和hold的文章
















版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

FPGA STA(静态时序分析)

1 FPGA设计过程中所遇到的路径有输入到触发器,触发器到触发器,触发器到输出,如下图所示: 这些路径与输入延时输出延时,建立和保持时序有关。 2. 应用背景 ...

真正的理解setup time/hold time

转自:http://www.cnblogs.com/poiu-elab/archive/2012/10/29/2745390.html 什么叫做真正的理解setup time/hol...

AutoRunner_Sta_Setup.exe

  • 2009-08-05 10:26
  • 8.04MB
  • 下载

春晚音响hold不住地分析

  • 2013-06-04 11:20
  • 1.16MB
  • 下载

Android WiFi STA Framework层分析(基于KitKat4.4.4)

 一直在做WiFi蓝牙底层的东西,但是不可避免的也要跟Android的Framework和Apps打交道,这几天有点空,顺便整理一下。   先写一篇分析关于Android WiF...

Sta统计分析入门

  • 2015-04-21 10:28
  • 156KB
  • 下载

Z-Stack非自启动分析(HOLD_AUTO_START编译选项分析)

原文转自:http://blog.chinaunix.net/uid-20788636-id-1841413.html 如果使用HOLD_AUTO_START选项,那么本工程就会禁止自动启动ZD...

用Setup Factory 7.0 制作安装程序 基础篇

用Setup Factory 7.0制作安装程序基础篇作者:Stanley Zhao版权所有,如转载请注明出处我们在用VB等语言编写并编译成程序后,往往会希望制作一个精美的安装程序来发布自己的软件。在...
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)