- 博客(29)
- 收藏
- 关注
RSS订阅转载 有限状态机的三种写法及优缺点
有限状态机的三种写法及优缺点 状态机描述时关键是要描述清楚前面提到的几个状态机的要素，即如何进行状态转移；每个状态的输出是什么；状态转移是否和输入条件相关等。具体描述时方法各种各样，有的设计者习惯将整个状态机写到1 个always 模块里面，在该模块中即描述状态转移，又描述状态的输入和输出，这种写法一般被称为一段式FSM 描述方法；还有一种写法是将用2 个always 模块，其
2015-03-13 11:25:18
5647
原创 APB_IIC模块DUT&Testbench实践
0.下面以APB_IIC模块为例练习Verilog模块编写和基于UVM的testbench搭建(IIC总线有总线仲裁等,相对有些复杂,只是实现了基本的时序功能,以后再来完善).1.DUT&Testbench源码：http://pan.baidu.com/s/1dDcVVGX2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可
2015-02-07 23:52:37
4432
32
原创 APB_IIS模块DUT&Testbench实践
0.下面以APB_IIS模块为例练习Verilog模块编写和基于UVM的testbench搭建.1.DUT&Testbench源码：http://pan.baidu.com/s/1pJmKW8z2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-02-07 23:16:56
1242
原创 ubuntu14.04安装pt-2012.12 / icc-2013.03 / spyglass-4.4.0过程记录
0.pt为synopsys公司推出的静态时序分析工具, icc为synopsys公司推出的APR(auto place/route)工具, spyglass为atrenta公司推出的RTL设计规则检查工具,可以用于LINT和CDC检查, 参考网上的帖子, 安装了这三款软件, 先记录过程, 留作以后查看, 如果对您有一些帮助, 倍感欣慰!1.安装源文件>pt-2012.12:http
2015-02-07 19:54:43
4985
5
原创 ubuntu14.04下安装lec10.1过程记录
0.lec为Candence公司推出的形式验证工具,由于要学习IC后端的知识,打算在ubuntu14.04下安装一套后端工具,建立后端环境,通过练习完成后端知识的入门,安装过程记录下来,留作以后查看,如果对您有一些帮助,倍感欣慰!1.安装源文件>lec10.1:http://pan.baidu.com/s/1o6wqu5G3.安装与破解>解压lec_10.1.tgz到安装目录>
2015-02-07 11:13:58
1211
转载 格雷码在异步FIFO中的使用
异步FIFO通过比较读写地址进行满空判断，但是读写地址属于不同的时钟域，所以在比较之前需要先将读写地址进行同步处理，将写地址同步到读时钟域再和读地址比较进行FIFO空状态判断（同步后的写地址一定是小于或者等于当前的写地址，所以此时判断FIFO为空不一定是真空，这样更保守），将读地址同步到写时钟域再和写地址比较进行FIFO满状态判断（同步后的读地址一定是小于或者等于当前的读地址，所以此时判断FIFO
2015-02-04 10:16:04
3649
转载 Cadence全系列工具简介
Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。1、板级电路设计系统。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设
2015-02-03 09:55:15
14812
转载 Synopsys全系列工具简介
Synopsys的产品线覆盖了整个IC设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品， Galaxy设计平台和Discovery验证平台。这些平台为客户实现先进的集成电路设计和验证提供了整套综合性的工具。Synopsys解决方案包括： · System Creation(系统生成) · System Verificati
2015-02-03 09:45:50
27316
1
转载 DC简明教程
链接:http://blog.csdn.net/xiangyuqxq/article/details/72674161.1 什么是DC? DC(Design Compiler)是Synopsys的logical synthesis优化工具，它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如硬件描述语
2015-02-03 07:53:56
5099
原创 syn_vH-2013.03安装记录
0.参考网上的帖子，安装了syn_vH-2013.03，先记录下来，留作以后查看，如果对您有些帮助，倍感欣慰。1.安装源文件>http://pan.baidu.com/s/1jGqsQn8>http://pan.baidu.com/s/1mgMIJNU>http://pan.baidu.com/s/1mgomOJI2.安装与破解>安装使用synopsys的installer
2015-02-02 21:33:46
1082
1
原创 Verdi2013.07和nLint2011.10安装及启动license
0.安装最新版Verdi2013.07和nLint2011.10中遇到了些曲折，先记录下来，留作以后查看，如果对您有些帮助，倍感欣慰。1.安装文件获取:>nLint2011.10：http://pan.baidu.com/s/1jGoqPYQ>Verdi2013.07：http://pan.baidu.com/s/1pJHSVYr2.破解与启动license>按照verdi20
2015-02-02 21:21:06
5254
转载 推挽（Push-Pull) vs 开漏（Open-Drain)
作者：crifan (http://bbs.chinaunix.net)邮箱：[email protected]【Open-Drain与Push-Pull】GPIO的功能，简单说就是可以根据自己的需要去配置为输入或输出。(General Purpose Input Output，简称为GPIO或总线扩展器，利用工业标准I2C、SMBus™或SPI™接口简化了I/O口的扩展。当微
2015-01-30 18:53:39
3394
转载 relocation truncated to fit: R_MIPS_CALL16 问题！
转载出处：http://blog.csdn.net/yirui/article/details/1672503我在broadcom7309上编译链接库生成程序时，出现以下链接问题。链接库时，出现以下很多类似的错误：relocation truncated to fit: R_MIPS_CALL16 against 'IsHealthy()'relocation truncate
2015-01-30 12:52:13
3165
转载 数字IC工程师的技能树(转载)
原文出处：http://bbs.eetop.cn/thread-320244-1-1.html数字IC工程师的技能树今天与同事聊起了IC工程师的修养等问题，结合不久前的一个想法，总结成文，抛砖引玉，欢迎讨论和补充，转载请注明。RTL语言仅仅就是Diablo里面女巫的火球。。。是首个技能，但你升到20级也就是个火球。。。当然对别的技能是有加成的哦其他主要技能是，
2015-01-30 09:25:26
2368
原创 APB_SPI模块DUT&Testbench实践
0.下面以APB_SPI模块为例练习Verilog模块编写和基于UVM的testbench搭建.1.DUT&Testbench源码：http://pan.baidu.com/s/1jGwyrdk2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-01-29 07:58:46
7803
60
原创 APB_PWM模块DUT&Testbench实践
0.下面以APB_PWM模块为例练习Verilog模块编写和基于UVM的testbench搭建.1.DUT&Testbench源码：http://pan.baidu.com/s/1i3vKpJf2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-01-25 20:33:44
2053
7
原创 APB_GPIO模块DUT&Testbench实践
0.下面以APB_GPIO模块为例练习Verilog模块编写和基于UVM的testbench搭建.1.DUT&Testbench源码：http://pan.baidu.com/s/1Al6Tg2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-01-19 21:58:39
3148
4
原创 APB_UART模块DUT&Testbench实践
0.下面以APB_UART模块为例练习Verilog模块编写和基于UVM的testbench搭建.1.DUT&Testbench源码：http://pan.baidu.com/s/1sjFg8aD2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-01-17 22:24:39
6412
29
原创 APB_Timer模块DUT&Testbench实践
0.之前安装好了工具，弄好了脚本，下面以APB_Timer模块为例实践下Verilog模块编写和基于UVM的testbench搭建。1.DUT&Testbench源码：http://pan.baidu.com/s/1i3DuN2l2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。3.结果演示：
2015-01-11 16:24:20
2697
6
原创 支持RVM/VMM/UVM验证方法学+VCS/NC仿真器+Verdi的dumpfsdb的通用脚本文件
0.一直想弄一个支持支持多种验证方法学，支持多种仿真器，支持Verdi的dumpfsdb的通用脚本文件，现在终于弄了个初版本，以后继续完善。1.使用示例1.1.使用RVM的例子（1）例子源文件http://pan.baidu.com/s/1hqxhvwS（2）使用命令>perl run_test -test testcase1 -rvm -vcs>perl run_
2014-12-29 07:27:03
6419
原创 ubuntu14.04下把gvim打造成IDE过程记录
这类的帖子网上很多，我照着实践了一番，把过程记录下来，留作以后查看，如果对您有一点帮助，倍感欣慰。0.安装gvimapt-get install gvim即可。安装完后，在/usr/share/vim目录如下：gvimrc指向/etc/gvimrc，vimrc指向/etc/vimrc，这两个文件是gvim和vim的全局配置文件，修改这些文件，可以对所有用户生效。进入vim7
2014-12-27 10:16:58
4722
1
原创 Read/Write through/back/allocate区别
1.CPU读Cache时：●若hit，则CPU直接从Cache中读取数据即可。●若miss，有两种处理方式： >Read through，即直接从内存中读取数据； >Read allocate，先把数据读取到Cache中，再从Cache中读数据。2.CPU写Cache时：●若hit，有两种处理方式： >Write through
2014-12-23 13:56:47
9407
3
转载 Cache与Buffer区别
转载来源：http://see.xidian.edu.cn/cpp/html/2634.html1. 磁盘高速缓存(Disk Cache)操作系统中使用磁盘高速缓存技术来提高磁盘的I/O速度，对高速缓存复制的访问要比原始数据访问更为高效。例如，正在运行的进程的指令既存储在磁盘上，也存储在物理内存上，也被复制到CPU的二级和一级高速缓存中。不过，磁盘高速缓存技术不同于通常意义
2014-12-23 11:48:35
869
原创 VCS/Ncverilog/Verdi同时启动license
0.之前VCS一直无法使用的问题，总算搞定了，最终原因还是license破解和设置的问题，不过也奇怪，lmstat提示license正常启动，而且错误的提示信息也没有显示和license任何相关的问题，到此位置，VCS/Ncverilog/Verdi都可以正常使用了，但在同时启动license的问题上也遇到了一些曲折，记录下来，留作以后自己查看，如果对您有一点帮助，倍感欣慰。1.环境设置在
2014-12-13 17:29:27
6571
原创 ubuntu14.04规避“Client failed to connect to the D-BUS daemon”和“tempt to add property GnomeProgram”错误信息
1.我在ubuntu14.04中切换到root权限后，打开gvim，会报：Client failed to connect to the D-BUS daemon错误信息，虽然不影响使用，但看着很不爽，解决方法是切换root权限时使用su -或者su - root。具体参考帖子http://blog.csdn.net/rainysia/article/details/194795912.但
2014-12-07 21:21:35
4465
原创 dw8051基本测试示例
整理了网上一份简单的dw8051测试示例，共享到云盘：http://pan.baidu.com/s/1bnu9lZT1.目录如下：---dut ---rtl：DW8051的core文件 ---model：ROM和RAM的model文件---testbench ---rtl.f：filelist文件 ---test_top.v：仿真的top
2014-12-07 16:22:29
2543
7
原创 Verdi/Ncverilog/VCS安装过程
参考了eetop里相关帖子，自己安装了Verdi/Ncverilog/VCS软件，记录下来，留作以后自己查看，如果能对您有一点帮助，倍感荣幸。
2014-12-06 19:16:20
15248
15
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人