FPGA笔记（二）

      #对FPGA的一些理解

经过一周对FPGA的了解，对Verilog语法已经有一定的了解了，自己也写了些程序，但是感觉自己写出来的硬件描述语言程序不是那个味儿，就像一段式状态机跟三段式状态机相比一样，在我这所有的逻辑都放在一个always进程中，虽然目的都能达到，但是这么下去，越大的运用中会带来越大的问题（习惯的养成很重要）。我用Verilog建模（个人也倾向于不把Verilog的硬件描述当做写程序）跟写程序一样的感觉，在心中没有数电的思想，不能通过由逻辑电路图到Verilog描述（电路——>描述），不知啥时候才能有这种思路（我觉得这才是Verilog的真谛）。个人觉得FPGA更像是一堆pmos、nmos构成的电路，要一个非门就拿一个cmos，所有的逻辑门都可以由mos管构成，我们只是把他们通过一定的关系链接起来。所以，数电才是思想，Verilog只是实现手段，而FPGA是个试验台。

#一周的总结<