Cache之全相连映射

最新推荐文章于 2023-04-23 15:16:06 发布
最新推荐文章于 2023-04-23 15:16:06 发布
阅读量3.6k 收藏 3
点赞数 5
分类专栏： 组成原理 文章标签： Cache 组成原理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011240016/article/details/52346670
版权

理解：全相连映射允许主存中每一个字块映射到Cache中的任何一块。
这种方式灵活，命中率也高，但是：
主存字块的标记位就不是t位而是t+c位了。
对应的，Cache的标记位也变成了t+c位。

通常按照内容寻址。

DrCrypto
关注
  • 5
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
cache在全相联映射，直接映射和级相联映射三种情况下从主存调入数据到cache中的方法
m0_58229878的博客
10-26 1525
一，全相联映射 需要考虑的因素：①，cache每个块的大小，即能存放多少个字节，根据这个容量的大小判断需要多少位来表示这个容量，比如如果cache的每个块的大小为16B，那么就需要使用四位字节内地址来表示这个数，全相联映射需要的数据格式为主存字块标记和字块内地址，然后再通过将主存的地址二进制化，分割不同的两部分，后面的高地址位为cache的字块内地址，至于需要多少位取决于cache每个块的块容量大小，需要用多少位来表示，然后剩余的位充当主存字块标记，而放在块内的地址便是主存字块标记+000（0个字块内地址
补码加减法判断进位判断是否溢出的总结
热门推荐
Bing's Blog
09-18 5万+
通常我们说的加减法进位方式判断是否溢出一般指的都是补码方式运算下的。无论是以为符号位还是两位符号位，逻辑是相同的。先由一位符号位说起。 假设是5位机器位，一位用作符号位，四位用作数据位，那么数据的表示范围是： -2^4 ~ 2^4-1 即：-16~15因此我们上来就看一个溢出的例子，形成一种直观的感受： -8-9 = -17,果断是溢出的。补码表示 1，1000 1，0111
华中科技大学-Cache直接相连
12-24
华中科技大学-Cache直接相连
容易理解的计算机组成原理中主存与Cache的3种映射方式（直接映射，全相联映射，组相联映射）
qq_34246965的博客
05-06 3万+
容易理解的计算机组成原理中主存与Cache的3种映射方式（直接映射，全相联映射，组相联映射） 一.为了让大家更加方便的理解，我首先设置了两个问题，同时也写了相应的个人所理解的答案 为什么引入Cache？ 答： Cache是一种高速缓冲存储器，他位于cpu和主存之间，是为了提高cpu对主存的访问速度。 为什么主存与Cache之间要进行映射？ 答：前面我们知道，Cache是为了提高cpu对主存的访问速度。故cache可看做是一种介质，而这种介质是主存的替代品，而cpu只认主存的单元地址，所以我们需要把主
Cache的基本原理（直接映射、组相联、全相联）
Eddy的博客
01-08 2万+
Cache的基本原理
【操作系统】Cache与主存之间的全相联映射，直接映射和组相联映射的区别
小辣抓
12-24 4410
Cache与主存之间的全相联映射，直接映射和组相联映射的区别1.高速缓冲存储器的功能、结构与工作原理　　高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。 Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题：一是主存地址与缓存地址的映象及转换； 二是
Cache存储系统详解（全相联映射、直接映射、组相联映射、替换策略和性能计算）
qq_57502075的博客
04-23 7905
为了解决之间的矛盾，把各种不同存储容量，不同存取速度，不同价格的存储器，按照一定的体系结构组织起来，使所存放的程序和数据按层次分布在各存储器中，形成---常见的就是三级存储系统，即：Cache、主存、辅存。如果希望长久的保存程序或者数据，那么可以将其放在辅存中，譬如磁盘。如果要执行这个程序或者处理这个数据，就需要把它调进主存中。
cache地址映射，全相连、直接、组相联
weixin_42649617的博客
03-25 5万+
高速缓存存储器的地址映射 信息在主存和Cache中，确定它们的对应关系就需要借助地址映射。 地址映射的定义： 主存地址按某种规律（函数）映射到cache中。 当cpu访问存储器时，它发出的内存会自动变换为cache地址。 实现：采用硬件，很快。而且编程人员不会感到Cache的存在。这种特性也称为cache的透明性。 主要地址映射方式： 全相联方式 直接方式 组相联方式 几个概念 ......
高速缓存器cache，三种关联方式——全相关联映射/直接关联映射/组关联映射
linjianshaonian_的博客
10-20 2859
所以当CPU给出一个存储单元的地址之后，这个地址即为add1，取出add1的tag段，就是块号-第三位，放入比较器中和cache中的标记（5位，也是块号-3位）进行比较如果存在的话就找到了，在加上偏移地址就是cache中的地址，一共是s-r+偏移地址，因为不需要行号，本身cache中也没存，但是如果没匹配上，就需要加上行号r再去主存中找；由于在这种映射的方式下，每行放置的块号的后三位是确定的（都是一样的比如00000 000 和 00001 000）所以cache中的标记只需要存放5位即；
计算机组成原理个人笔记（二）
IT1995的博客
06-08 8117
计算机组成原理个人笔记（二）
logisim全相联cache设计.txt
06-05
logisim全相联cache设计.txt
cache与主存之间的全相联、直接映射和组相联映射的区别
12-13
详细介绍了cache缓存与主存之间的三种映射方式及其区别
计算机组成原理2021-直接相联Cache设计作业1
08-08
（深圳）实验作业 开课学期： 2021春季 课程名称： 计算机组成原理（实验） 实验名称： 直接相联Cache设计 实验性质： 综合设计型 实验学时： 4 地点
全相联cache设计.circ
05-04
全相联cache设计 存储系统设计(HUST) 计算机组成原理
一个2路组相连icache verilog代码
01-12
一个2路组相连icache verilog代码
头歌计算机组成原理2路组相联cache设计
12-04
头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2...
华中科大 计组实验3 logisim 存储系统实验
11-17
只含.circ 1、CACHE 映射机制与逻辑实现 2、硬件 CACHE 机制设计实验 在 storage.circ 完成直接映像，全相联映像，4 路组相联 映像（选做），2 路组相联映像（选做）的电路设计。
扩展操作码的总结
Bing's Blog
10-01 4万+
需要建立的一种直观的认知是：既然是扩展操作码，就意味着操作码的位数越变越多！ 之所以这么强调，是因为常常混淆了操作码的扩展方向。再看扩展的原理： 假设指令字长是16位，平均劈开成4份，高位4位用作操作码，低12位分别用作三个地址码。那么操作码的个数就是四个二进制所能表达的离散数目：24=162^4 = 16OK，如果地址码只能做地址码，这是最终的结局了。 但是，如果地址码可以化身为操作码，这并
补码加减法
Bing's Blog
09-04 3万+
基本的规则就是： 加法： 整数： [A]补 + [B]补 = [A+B]补 （mod 2^(n+1)） 小数： [A]补 + [B]补 = [A+B]补 （mod 2）减法： 整数： [A-B]补 = [A]补 + [-B]补 （mod 2^(n+1)） 小数： [A-B]补 = [A]补 + [-B]补（mod 2） [-B]补的求法就是 [B]补的连同符号位在内，每位求反加一
cache全相连映射设计过程
最新发布
06-09
全相连Cache映射是一种Cache映射方式，它的设计过程包括以下几个步骤： 1. 确定Cache的大小和Cache行的大小 全相连Cache映射方式将主存中的每一个字节都映射到Cache中的一个Cache行中，因此，Cache的大小和Cache行的大小需要根据主存大小和字节大小来确定。一般情况下，Cache的大小和Cache行的大小都是2的整数次幂，如64KB、128KB等。 2. 确定Cache行的结构 每个Cache行包括一个标签和一个数据块，因此需要设计一个结构体来表示Cache行，如下所示： ```verilog typedef struct { logic [31:0] tag; //标签 logic [31:0] data; //数据块 } cache_line_t; ``` 其中，标签用于标识主存中的地址，数据块用于存储主存中的数据。 3. 确定Cache的结构 全相连Cache由多个Cache行组成，因此需要定义一个二维数组来表示Cache，如下所示： ```verilog cache_line_t cache [CACHE_SIZE][CACHE_WAY]; ``` 其中，CACHE_SIZE表示Cache的大小，CACHE_WAY表示每个Cache行包含的数据块个数。 4. 确定Cache的读操作和写操作 当CPU发出一个读操作时，需要将主存地址映射到Cache中对应的Cache行，并返回相应的数据块。当CPU发出一个写操作时，需要将主存地址映射到Cache中对应的Cache行，并将数据写入到Cache中。读操作和写操作的实现可以采用遍历所有Cache行的方式，找到匹配的Cache行并返回相应的数据块或将数据写入到相应的Cache行中。读操作和写操作的实现可以参考以下代码： ```verilog function logic [31:0] cache_read (logic [31:0] addr); logic [31:0] tag = addr >> CACHE_OFFSET_BITS; logic [31:0] index = addr[CACHE_INDEX_BITS - 1 : CACHE_OFFSET_BITS]; logic [31:0] offset = addr[CACHE_OFFSET_BITS - 1 : 0]; for (int i = 0; i < CACHE_WAY; i++) begin if (cache[index][i].tag == tag) begin return cache[index][i].data[offset +: 4]; end end return main_memory[addr]; endfunction task cache_write (logic [31:0] addr, logic [31:0] data); logic [31:0] tag = addr >> CACHE_OFFSET_BITS; logic [31:0] index = addr[CACHE_INDEX_BITS - 1 : CACHE_OFFSET_BITS]; logic [31:0] offset = addr[CACHE_OFFSET_BITS - 1 : 0]; for (int i = 0; i < CACHE_WAY; i++) begin if (cache[index][i].tag == tag) begin cache[index][i].data[offset +: 4] = data; return; end end main_memory[addr] = data; endtask ``` 其中，CACHE_OFFSET_BITS和CACHE_INDEX_BITS表示主存地址中用于表示偏移量和索引的位数。 5. 确定Cache的替换策略 当Cache行已满时，需要替换一个Cache行以腾出空间存储新的数据块。全相连Cache可以使用LRU替换策略或随机替换策略。LRU替换策略将最近最少使用的Cache行替换掉，随机替换策略随机选择一个Cache行进行替换。 6. 确定Cache的写回策略 当CPU修改某个数据块时，需要将修改的数据块写回到主存中。全相连Cache可以使用写回策略或写直达策略。写回策略将修改的数据块暂时保存在Cache中，当Cache行被替换时才将修改的数据块写回到主存中；写直达策略将修改的数据块立即写回到主存中。 7. 确定Cache的写分配策略 当CPU将某个未在Cache中的数据块写入到Cache中时，需要先将这个数据块从主存中读取到Cache中。全相连Cache可以使用写分配策略或非写分配策略。写分配策略将未在Cache中的数据块先读取到Cache中，再进行写操作；非写分配策略直接将数据块写入到主存中，不进行Cache的读取操作。 综上所述，全相连Cache映射的设计过程包括确定Cache的大小和Cache行的大小、确定Cache行的结构、确定Cache的结构、确定Cache的读操作和写操作、确定Cache的替换策略、确定Cache的写回策略以及确定Cache的写分配策略。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值