关闭

存储系统

标签: 存储系统存储组成原理
547人阅读 评论(0) 收藏 举报
分类:

基本名词预览

RAM:随机存取,易失性存储器,断电即消失
ROM:随机存取,非易失性存储器。

字长:一次存取操作的数据量
存取时间(Ta)=启动一次存储器操作到完成该操作的时间,读出或写入

存取周期(Tm):连续两次独立地访问存储器操作(读或写)之间所需要的最小时间间隔。大于存取时间。因为读写操作后有一段恢复时间。

存取时间一般小于存取周期。

主存带宽:数据传输率每秒从主存进出信息的最大数量

相联存储器:内容指定方式和地址指定方式相结合进行寻址存储器

存储器采用分级方式为了:解决容量,速度,价格三者之间的矛盾

计算机的存储系统是:Cache,主存和外存

半导体存储芯片组成:

  • 存储矩阵(存储体)

  • 译码 驱动电路

  • 读写电路

  • 片选线

  • 地址线

  • 数据线

DRAM:采用地址复用技术,所以地址线是原来的1/2,地址信号分行,列两次传送

刷新:通常2ms得刷新一次,刷新周期
刷新方式

  • 集中刷新:利用固定时间,依次对所有行逐一再生。在此期间,停止读写操作。叫作”死时间”,也称访存死区
  • 分散刷新:每一行的刷新分散到各个工作周期中。 系统工作周期前部分用于正常读写,后部分用于刷新。增加了存取周期大小。
  • 异步刷新:将刷新周期除以行数,得到两次刷新操作之间的时间间隔t。每隔t时间产生一次刷新请求。是在快死的时候救回来。这样说,一行能活2ms,那么能够做到每2ms去刷新一下,尽量延迟刷新的次数是最佳的。刷新按行来,即,刷新完本行,去救自己的兄弟,救完回来,自己差不多要死了,然后又回来救活了自己。就这样循环。

DRAM的刷新以行为单位。

集中刷新必然有死时间,分散刷新无死时间,异步刷新是二者折中,也有死时间。

SRAM:触发器构成,非破坏性读出,不用刷新,行列地址同时送,速度快,集成度低。主要用于高速缓存。
DRAM:电容构成,是破坏性读出,需要刷新,行列地址分两次送,速度稍慢,集成度高,主要用于主机内存。基于电容的存储,读取时候电容肯定会放电,因此要读后重写。至于后来做到了可以不是破坏性读出,不是这里关注的重点。

无论DRAM还是SRAM,都是易失性存储器(针对断电后信息是否消失而言。)

ROM:一旦有了信息,就不能轻易改变,掉电也不丢失。优点:

  • 结构简单,位密度高

  • 非易失性,可靠

分类:

  • 掩膜式ROM:MROM
  • 一次可编程ROM:PROM
  • 可擦除可编程只读ROM:EPROM
  • 闪速ROM:Flash Memory
  • 固态硬盘:State Drives 用固态电子存储芯片阵列而制成的硬盘,由控制单元和存储单元组成。

SRAM引脚位数问题

如,一SRAM芯片,容量1024*8位,除电源和接地端外,引脚的最小数目是:按字节存取,1024B需要10根地址线,8位数据线加一根片选线,两根读写控制线(读为RD,写为WE) ,共10+8+1+2=21根,或者读写控制线用一根是可以的,则20根也够。

DRAM引脚位数问题

某一DRAM芯片,地址复用技术,容量:1024*8位,除电源和接地线外,芯片引脚位数最少为(读写控制线为两根):地址线:10/2,因为分行列传送。数据线为8,行通选一根,列通选一根,读控制一根,写控制一根。则共:5+8+2+2=17根

一般考题问的关键是:地址线,数据线之和。以上其实我有一个问题,行通选列通选是干嘛。

update : 行选通,列选通是控制信号。分两次传递行地址和列地址,这个地址是不是有效?需要用选通讯号做参照。

0
0

查看评论
* 以上用户言论只代表其个人观点,不代表CSDN网站的观点或立场
    个人资料
    • 访问:313312次
    • 积分:7115
    • 等级:
    • 排名:第3385名
    • 原创:397篇
    • 转载:1篇
    • 译文:1篇
    • 评论:111条
    最新评论