S3C6410之系统时钟

本小节主要介绍系统控制器在S3C6410 RISC 微处理器中的功能和使用。系统控制器由两部分组成：
分别是系统时钟控制和系统电源管理控制。系统时钟控制逻辑，在S3C6410 中生成所需的系统时钟信号，
用于CPU 的ARMCLK, AXI/AHB 总线外设的HCLK 和APB 总线外设的PCLK。在S3C6410 中有三个PLL。一个
仅用于ARMCLK，一个用于HCLK 和 PCLK，最后一个用于外设，特别用于音频相关的时钟。通过外部提供
的时钟源，时钟控制逻辑产生慢速时钟信号ARMCLK, HCLK 和 PCLK。该每个外设块的时钟信号可能被启用
或禁用，由软件控制以减少电源消耗。
在电源控制逻辑中，S3C6410 有多种电源管理方案，以保持电力系统的最佳消耗，用于一个给定的任
务。在S3C6410 中，电源管理由四个模块组成：通用时钟门控模式，空闲模式，停止模式和睡眠模式。
在S3C6410 中，通用时钟门控模式用来控制内部外设时钟的开/关。可以通过用于外设所要求的特定
应用提供时钟，使用通用时钟门控模式来优化S3C6410 的电源消耗。例如：如果定时器没有要求，则可以
中断时钟定时器，以降低功耗。
闲置模式仅中断ARMCLK 到CPU 内核，它提供时钟给所有外设。通过使用闲置模式，电力消耗通过CPU
内核而减少。
停止模式通过禁用PLL 冻结所有时钟到CPU 以及外设。在S3C6410 中，电力消耗仅因为漏电流。
睡眠模式断开内部电源。因此，电力消耗因为除了唤醒逻辑，CPU 和内部逻辑将为零。为了使用睡眠
模式，两个独立的电源是必需的。两个电源中的一个用于唤醒逻辑提供电力，另一个提供其他内部逻辑，
包括CPU 和为了旋转开/关所必须进行的控制。
3.1 系统控制器的特性
系统控制器包含的特性有以下几个方面：
三个PLL：ARM PLL, 主PLL, 额外的PLL (这些模块用于使用特殊频率)。
五种省电模式：正常，闲置，停止，深度停止和睡眠。
五种可控制的电源范围：domain-V, domain-I, domain-P, domain-F, domain-S。

内部子块的控制操作时钟。

控制总线优先权。
3.2 功能描述
这部分主要介绍S3C6410 系统控制器的功能。包含时钟的体系结构，复位设计和电源管理模式。
1.硬件体系结构
如图2-2 所示，说明