- 博客(2)
- 资源 (12)
- 收藏
- 关注
RSS订阅转载 SignalTap II逻辑分析仪的使用
一、例子 我们使用如图1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的：在时钟（CLOCK_50）的上升沿读取开关的值，放入对应的寄存器，寄存器的输出与红色LED直接相连接。 按照图1代码实现该电路，锁定引脚，编译整个工程等等，这些在这里不再重复累述
2015-05-13 22:40:16
941
转载 用Modelsim仿真PLL IP核
由于要对FPGA读写SDRAM的工程进行调试，第一步就是验证PLL模块的功能，故结合网上找的一些资料，进行了如下PLL仿真实验。下面是仿真的全过程首先，看一下Quartus中的PLL模块：从上面图中可以看出：我的FPGA输入时钟是20MHZ，该PLL有三个输出，其中C0：5倍频，100MHZC1：1倍频，20MHZC2
2015-05-12 10:13:50
1863
微服务架构与实践 pdf
王磊是开源软件的爱好者和贡献者，社区活动的参与者，《Ruby Gems开发实战》（Practical RubyGems）一书的译者，GDCR西安的组织者。他于2012年加入ThoughtWorks，为国内外诸多客户提供项目交付和咨询服务；在加入ThoughtWorks之前，曾就职过多家知名外企，具有丰富的敏捷项目实战经验。目前致力于微服务架构、高可用的Web应用以及DevOps的研究与实践。
2016-12-23
Polar_SI9000 V7.1破解版
POLAR_SI9000_v7.1.0完全破解版，可用到2038年，本人在win7下实测，绝对能用! 破解方法是先安装，安装后运行启动文件，按照提示选择licenc。
2015-05-18
FPGA建模技巧
这本笔记不会涉及太多专业的知识，而是非常焦距在建模的基础之上。 “学习如同玩具，要一点一滴的去享受，才能体会到乐趣，如果只是单纯的为了目的或者是匆忙来去，无论是多么有趣的玩具在你的手中，你永远也不会体验到当中的
乐趣” 。学习应该时时刻刻保持正向的心态
2014-12-27
采用Cyclone与Cyclone-II系列器件进行设计
采用Cyclone与Cyclone-II系列器件进行设计，这是学习FPGA的一个很好的资料，希望能帮到更多学习FPGA的朋友
2014-09-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人