Verilog开发环境

原创 2007年09月11日 18:44:00
Verilog开发环境

综合:synplify pro,ISE,QII

仿真:Modelsim

Verilog HDL 实验环境搭建

实验环境是:Quartus II 11.0、EP4CE6E22C8N开发板和一台逻辑分析仪
  • litao31415
  • litao31415
  • 2015年10月19日 00:31
  • 1016

全平台轻量级 Verilog 编译器 & 仿真环境

一组轻量级且全平台 ( Linux+Windows+macOS ) 的 Verilog 编译仿真工具组: Icarus Verilog + gtkwave...
  • He11o_Liu
  • He11o_Liu
  • 2017年03月22日 21:38
  • 2023

用vim打造verilog IDE

因为最近大批量改一些相同的代码.以前找到的关于verilog的vim插件起到了很大作用,所以把那些插件也放到了一起. 具体参考: http://blog.sina.com.cn/arrowrooth...
  • dabbler_zhu
  • dabbler_zhu
  • 2013年02月07日 12:25
  • 2278

在Sublime Text 3 中配置 Verilog语法环境

1、Crtl+Shift+P   或    菜单View(查看)  打开控制台    2、
  • Vela_yang
  • Vela_yang
  • 2014年11月01日 13:42
  • 12675

环境搭建基础知识2(sublime text3中配置verilog语法高亮)

需求说明:Verilog设计 内容       :verilog开发环境搭建 来自       :时间的诗 1 软件下载 1.1 官方下载 地址http://www.sublimetex...
  • Times_poem
  • Times_poem
  • 2016年07月27日 14:00
  • 3291

Verilog开发环境

Verilog开发环境综合:synplify pro,ISE,QII仿真:Modelsim 
  • wangyoncun
  • wangyoncun
  • 2007年09月11日 18:44
  • 4762

ethernet的VERILOG实现

  • 2013年06月27日 03:07
  • 882KB
  • 下载

Verilog基础知识4(常用集成门电路的逻辑符号对照表)

需求说明:Verilog设计 内容       :常用集成门电路的逻辑符号对照表 来自       :时间的诗 原文:http://www.51hei.com/chip/420....
  • Times_poem
  • Times_poem
  • 2016年07月13日 13:46
  • 1970

verilog学习记(开头篇)

【 声明:版权所有,欢迎转载,请勿用于商业用途。  联系信箱:feixiaoxing @163.com】        自从来苏州工作以后,写博客的频率明显降低了。这倒不是因为自己没有什么东西可以说的...
  • feixiaoxing
  • feixiaoxing
  • 2013年05月05日 23:33
  • 8007

VerilogHDL那些事儿_建模篇

  • 2015年03月08日 19:12
  • 8.61MB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:Verilog开发环境
举报原因:
原因补充:

(最多只允许输入30个字)