verilog程序，ISE 10.1环境下，检查语法和仿真均可，综合出错“ this signal is connected to multiple drivers.”

最新推荐文章于 2023-02-04 11:56:44 发布
最新推荐文章于 2023-02-04 11:56:44 发布
阅读量1.2k 收藏 1
点赞数 1
分类专栏： verilog Xilinx ISE Zynq学习笔记

URL: http://blog.csdn.net/jbb0523/article/details/6946899

背景：Xilinx公司的FPGA  ，ISE 10.1 开发环境，  verilog HDL语言

问题描述：检查语法没有错误，用modelsim仿真也可以，但综合时出错，错误如下：

 

ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<56>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<48>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<40>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<32>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<24>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<16>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<10>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toSlv> on signal <MeasureFrame<0>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<40>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<32>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<24>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<16>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<10>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toFwd> on signal <MeasureFrame<0>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<40>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<32>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<24>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<16>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<10>>; this signal is connected to multiple drivers.
ERROR:Xst:528 - Multi-source in Unit <mst_process_format_toPC> on signal <MeasureFrame<0>>; this signal is connected to multiple drivers.

 

此类错误系将某同一个reg变量在多个个always块中进行了赋值操作，此类程序是不可综合的，因此须修改程序。

 

切记，对于同一个reg型变量只能在一个always块中对其值进行修改，当然在其它块中可以引用其值！

 

其实这种错误是可又理解的，试想两个always都在时钟的驱动下工作，如果，我说是如果，在同一个时钟时刻，在两个alway块中对同一reg型赋值条件都满足，那么你让FPGA该怎么做呢？让它听谁哪个always块的呢？

verilog最终是要生成电路在FPGA里面，这让FPGA情何又堪？如何生成电路？


公孙璃
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VerilogHDL可综合描述原则，常用语法描述对应的硬件结构2-1-重点提纲.pdf
04-09
VerilogHDL可综合描述原则，常用语法描述对应的硬件结构
91.vido.ws v.php,"token" parameter not in video info for unknown reason;
热门推荐
weixin_35307279的博客
03-29 76万+
youtube-dl -v --dump-pages https://www.youtube.com/watch?v=USg3NR76XpQ output[debug] System config: [][debug] User config: [u'--add-metadata', u'--user-agent', u'Mozilla/5.0 (X11; Ubuntu; Linux x86_64...
ssh 启动失败/反复重启，状态报：activing（start），timeout exceeding
企业实战系列集 ●●● https://ximenjianxue.blog.csdn.net
02-04 6793
polkit 是Linux中一个应用程序级别的工具集，用于身份认证管理 (Authorization Manager )，通过定义和审核权限规则，实现不同优先级进程间的通讯：控制决策集中在统一的框架之中，决定低优先级进程是否有权访问高优先级进程。2）前一天晚上，ssh无论怎样都无法正常，启动也显示是/usr/sbin/sshd -D [listener] 0 of 10-100 startups，状态始终显示超时，有意思的是，第2天查看的时候，重新启动好了。3）附录：关于polkit，
Qt 之connect 信号和槽函数连接的几种方法的总结（含signalmaper、lamda方式）
学之知之的博客
09-11 3万+
1. 最常规的用法： 信号可以是插件自带的，也可以是自己定义的如： //新建一个按钮 QPushButton * btn = new QPushButton(this); btn->setText("设置"); //将信号和槽连接 其中btnclicked()为自定义的槽函数 connect(btn, SIGNAL(clicked()), th...
CBRS详解和band 48模组接入网络测试
lpwan_master的博客
08-22 9420
CBRS是美国FCC批准的在3.5GHz上的共享频谱服务，使用150MHz的带宽和Band 48的TD LTE频段。本文介绍了CBRS的基本信息、CBRS联盟的作用，CBRS的频谱共享方式，并且进一步采用微戎科技的WR100系统和CBRS模块终端进行了实际的CBRS网络测试，分别进行了传导和OTA的测试，并且对整个接入过程的信令消息进行了解析分析。
【无标题】this signal is connected to multiple drivers.该信号连接到多个驱动器。
qq_43811597的博客
08-14 1694
就是说add_q这个信号在两个进程里面都赋值了，但是是可以在两个进程里面使用的，所以可以用一个中间信号量去过度，比如 我在第一个进程里面写addr_i
ISE程序编译报错：this signal is connected to multiple drivers
yundanfengqing_nuc的专栏
09-20 1万+
ISE程序编译的过程中，通常会出现下面的错误： this signal is connected to multiple drivers， 虽然有时候瞎猫碰到死耗子给改对了，但是一直不知道为什么，今天在百度的时候终于弄明白了。网友junyangniup给出的解答：“一般这种情况是指 你在不同的进程里面同时对同一个寄存器进行了赋值当在不同进程里面对同一个寄存器赋值的时候 编译器无法判
Modelsim下进行功能仿真没问题，可是在ISE综合报错，如何解决？
Reborn Lee
08-04 6167
2018/08/29更新：Verilog HDL语言设计规范中讲到：一个reg变量只能在一个always语句中赋值，下面的问题就违反了这个原则。 更多规范见我的另一篇博文：Verilog HDL 使用规范（一） 用状态机描述转移图的方式，去设计一个模为5的计数器。出现了一系列的问题，一度让我崩溃。最终找到了问题的来源，且看问题以及排错过程。 问题如题目，我的代码为： `timesca...
ISE 12.3环境下出错“ this signal is connected to multiple drivers”
潇笙
11-08 5004
ERROR:Xst:528 - Multi-source in Unit on signal ; this signal is connected to multiple drivers. 说明a【1】这个reg变量在多个always中进行赋值，是错的，只能在一个always中赋值
ise_test.rar_ise测试程序_verilog ISE
09-24
一个小测试程序希望,朋友有所帮助,赶快下吧@@!!VERILOG
【提供操作视频】vivado2019.2平台纯verilog开发的FIR低通滤波器,含testbench和matlab仿真程序
06-23
2.内容：【提供操作视频】vivado2019.2平台纯verilog开发的FIR低通滤波器,含testbench和matlab仿真程序 3.用处：用于FIR低通滤波器算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用...
LD.rar_ISE Verilog_LD灯_Verilog ld灯程序
09-23
verilog语言实现LD灯的轮流点亮，下载到板子，验证了的。下载即可在ISE中实现仿真。
dds.rar_DDS_DDS VERIL_FPGA VHDL DDS ISE_Verilog DDS仿真_verilog 仿
09-23
verilog 硬件语言实现DDS，使用ise11.1和modelsim se6.5仿真测试
可综合设计和VERILOG简介.pdf
01-04
第一次听到“可综合”这个词语的时候，非常困惑...标准：可综合风格的语法是Verilog 2005标准的子集，目 前尚未形成标准 差异：几大主流厂商的综合工具存在差异，目前主流综合 工具是Synopsys的Design Compiler
Verilog串口之UART发送模块和仿真程序.rar
07-27
基于 Verilog HDL 编写的 UART 串口发送程序，包含仿真测试程序。 程序说明详见： https://blog.csdn.net/poetryTang/article/details/107611327
Verilog inout 双向口使用和仿真-综合文档
05-14
Verilog inout 双向口使用和仿真
I2C.zip_I2C xilinx_iic hdl_iic ise_iic verilog_verilog综合
09-24
iic协议 用verilog hdl语言，可以在xilinx ise软件 编译 综合
Verilog串口之UART接收模块和仿真程序.rar
07-27
基于 Verilog HDL 编写的 UART 串口接收程序，包含仿真测试程序。 程序说明详见： https://blog.csdn.net/poetryTang/article/details/107584964
OBUFDS_inst O pin is not connected to a top-level port.
最新发布
05-25
The error message you are seeing indicates that the output pin "O" of an OBUFDS (Differential Output Buffer) instance in your design is not connected to a top-level port. To fix this error, you need...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值