参考 https://wenku.baidu.com/view/efec66d526fff705cc170ad7.html
注意:modelsim要和xilinx的版本匹配,在打开软件的时候会提示对应要安装什么版本的modelsim。
找到开始菜单->程序->Xilinx ISE Design Suite 11 -> ISE -> Accessories -> Simulation Library Compilation Wizard. (我是在其他路径下找的,找到这个文件就对了 ,有的时候,不一定就是在这个路径下)。
2、选定ModelSim的版本,以及指定ModelSim的安装路径
3、选择Both VHDL and Verilog。
4、选择支持哪些系列的芯片,看自己需要增减
5、默认选全上即可
6、指定所要添加的数据来源,在xilinx的安装路径下寻找:
D:\soft\softinstall\xilinx14.4install\14.4\ISE_DS\ISE\verilog
指定编译完后的库存放位置,这里作者在modelsim安装目录下新建了xilinx_lib的文件
夹,并指定到这里。
7、运行Lauch Compile Process,即开始编译库文件,需要几十分钟。编译完成后应该在
xilinx_lib目录下多出如下文件夹: