chenajiaocaj-CSDN博客

转载 Word2013论文的目录和页眉页脚设置（好使）

https://blog.csdn.net/dss_0063/article/details/78934309

2019-12-08 23:44:58 198

转载 verilog取某个信号的上升沿或下降沿信号

取一个信号的上升沿或下降沿信号，可以通过将信号delay后，然后将原信号和delay信号，通过不同的与非操作，获取上升沿信号或下降沿信号：阶段一：reg delay; // delay信号always @ ( posedge clk or negedge rstn ) if( !rstn ) delay <= 0; else de...

2018-10-10 09:53:52 2881

转载 Altera的FPGA的AS、PS和Jtag配置模式

有些人对于FPGA下JTAG的下载方式有些迷惑，为什么出现配置芯片了，为什么要用不同的下载电缆，不同的下载模式?通过在网上查阅相关资料做了总结和整理如下： 1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。AS模式(active serial configuration mode):FPGA器件每次上电时作为控制器，由FPGA器件...

2018-09-04 21:13:37 6879

clear;%清变量clf;%清屏clcT=[]; %存放中间结果n=200;g=30;for i=1:nnum=1000;t=0:1:num;f=10;w=-1*pi/4;x1=sin(2*pi*f*t/num);y1=sin(2*pi*f*t/num+w);subplot 211;plot(t,x1,t,y1);legend('x1','y1');title('原始信号');%a=0;b=0....

2018-05-22 10:02:23 538

原创 vc产生随机数

#include "stdafx.h"#include <iostream>#include <stdlib.h>#include <stdio.h>#include <time.h>using namespace std;int main(void){ int i; float random[1000];//产生1000...

2018-05-22 09:46:02 1378

原创基于相关分析法信号相位差的估计

clear;%清变量clf;%清屏clcnum=1000;t=0:1:num;f=5;w=pi/4;x1=sin(2*pi*f*t/num);y1=sin(2*pi*f*t/num+w);subplot 211;plot(t,x1,t,y1);legend('x1','y1');title('原始信号');%a=0;b=0.5;%均值为a，方差为b.^2% n=a+b*rand(1,1001);%...

2018-05-12 19:49:13 4695 6

ram_dual.v

双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM），伪双口RAM，一个端口只读，另一个端口只写，且写入和读取的时钟可以不同，位宽比可以不是1:1；而双口RAM两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰0；

2019-08-29

基于Quartus II免费IP核的双端口RAM设计实例.rar

quartus ii的双端口RAM实现。双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM），伪双口RAM，一个端口只读，另一个端口只写，且写入和读取的时钟可以不同，位宽比可以不是1:1；而双口RAM两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰0；

2019-08-29

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人